《可编程逻辑器件设计项目教程 教学课件 ppt 作者 高锐 项目三》由会员分享，可在线阅读，更多相关《可编程逻辑器件设计项目教程 教学课件 ppt 作者 高锐 项目三（16页珍藏版）》请在金锄头文库上搜索。
1、项目三 八位数字频率计设计,混合设计输入与编译,项目编程与配置,项目描述,一、项目要求 要求使用QuartusII7.2软件创建项目工程plj8，采用标准时钟作为系统信号频率，使用自底向上的混合编辑方法设计一个简易8位数字频率计。它可以测量1-999999999Hz的信号频率，并将被测信号的频率在8个数码管上显示出来。对项目工程进行编译及修改，选择Cyclone II系列的EP2C8Q208C8器件并进行引脚分配、项目编译、仿真、生成目标文件，进行器件的编程和配置。 二、项目能力目标 1能使用软件创建项目工程、原理图文件并设置其环境参数 2能正确使用混合设计输入方法设计PLD功能 3能正确进行
2、可编程逻辑器件的引脚分配、项目编译、仿真、生成目标文件，器件的编程和配置等操作 4能按照EDA实验箱和配套硬件的基本操作规则正确使用EDA实验箱,项目分析,一、项目设计分析,二、项目实施分析,任务一 混合设计输入与编译,任务二 项目编程与配置,频率是信号的一个基本参量，信号的频率直接影响到电子系统的性能。测量信号频率的工具即频率计是电子系统测量的常用工具。方波信号的频率就是在确定的闸门时间Tw（通常为1s）内，记录被测信号的变化周期或脉冲个数N，则被测信号的频率为F=N/Tw。,这二个任务组合在一起，构成可编程逻辑器件设计与编程配置的完整操作流程。,任务一 混合设计输入与编译具体实施,操作10
3、:时序仿真,操作11:保存文件,操作1:在软件中创建项目工程plj8,操作2:设计计数测量电路jsq8.bdf,操作3:设计测频时序控制电路sxkz.bdf,操作4:设计锁存显示电路scxs.bdf,操作5:设计顶层设计文件plj8.bdf,操作6:分配器件引脚,操作7:设置时序约束参数,操作8:设置分析综合参数、布局布线参数,操作9:重新编译项目工程,任务一 混合设计输入与编译,任务一 学习指导,当用户设计较复杂的数字逻辑系统时，通常把整个系统设计划分为多个功能模块电路，先分别设计这些功能模块，再根据每个模块的设计特性分别用不同的设计输入方法进行设计，当各个功能模块检验通过后，再将其组合为一
4、个整体的设计。这种混合输入的设计方法不仅可以充分发挥各种设计输入方法的优越性，还可以提高设计速度，从而缩短产品开发时间，是一种先进的设计方法。 （一）自底向上的混合设计输入 （二）自顶向下的混合设计输入 （三）时序逻辑电路的触发信号 （四）触发器设计,（一）自底向上的混合设计输入,本任务的实施过程即是采用这种自底向上的混合设计输入方法来实现的，在这里不再详细介绍具体的操作方法。需要注意的是，在设计各个底层的功能模块时，要保证每个功能模块的逻辑功能的正确性，这对于设计顶层文件时是很重要的。,（二）自顶向下的混合设计输入,1创建项目工程plj 2新建顶层原理图文件并设计电路符号plj.bsf 放置
5、一个电路符号 设置电路符号属性 添加电路符号引线并设置其属性 3用与上步相同的操作方法设计本工程中其余二个电路符号scxs.bsf、 xskz.bsf 4创建并编辑底层设计文件,（三）时序逻辑电路的触发信号,1使用VHDL语言描述时钟信号 使用VHDL语言描述时钟信号的上升沿 使用VHDL语言描述时钟信号的下降沿 时钟作为敏感信号时的VHDL语言描述方法 2使用VHDL语言描述复位信号 时序逻辑电路的同步复位 时序逻辑电路的异步复位,（四）触发器设计,1RS触发器 RS触发器由两个与非门组成，且两个与非门的输入端与输出端交叉相接。RS触发器电路在软件的c:altera72quartuslibr
6、ariesprimitivesstorage目录中且被封装成元件SRFF、SRFFE，其电路符号如图3-30所示，用户可以直接调用。 2JK触发器 JK触发器是在时钟信号作用下的一种触发器，它可方便地转化为其他类型的触发器。JK触发器电路在软件的c:altera72quartuslibrariesprimitivesstorage目录中且被封装成元件JKFF、JKFFE，用户可以直接调用。 3D触发器 D触发器也是数字逻辑电路中用得最多的一种触发器，D触发器在软件的c:altera72quartuslibrariesprimitivesstorage目录中且被封装成元件DFF、DFFE、DFF
7、EA，用户可以直接调用。 4T触发器 T触发器也是数字逻辑电路常用的一种触发器，T触发器在软件的c:altera72quartuslibrariesmegafunctionsstorage目录中且被封装成元件TFF、TFFE，用户可以直接调用。,任务一 任务评价,任务二 项目编程与配置,一、任务描述 使用JTAG模式对项目工程文件plj8中所指定的目标器件（Cyclone II系列中的EP2C8Q208C8）进行编程和配置，建立包含设计所用器件名称和选项的描述文件。,二、任务目标与分析 通过本任务操作，使用户能够熟悉FPGA/CPLD内部结构特点和可编程逻辑器件的设计流程；能使用Quartus
8、II软件进行目标器件的编程和配置操作，以验证PLD功能。,任务二 原理图设计输入具体实施,操作1:连接硬件电路,操作2:配置目标器件,操作3:选择配置方式,操作4:添加配置文件,操作5:执行器件配置操作,任务二 项目编译与仿真,任务二 任务学习指导,项目工程完成布局布线操作之后，就可以进行目标器件的编程和配置操作了。由于FPGC和CPLD在结构上的区别，一般将对于FPGA的设计实现称之为配置（Configuration），对于CPLD称为编程（Program）。,（一）编程与配置 1编程配置方式 FPGA主动方式（Active） FPGA被动方式（Passive） 边界扫描方式（JTAG） 2编程配置文件 3设置编程配置的相关选项 设置通用选项 设置配置方式选项 设置选择其他编程文件类型,任务二 任务学习指导,4创建编程文件 生成.sof和.pof文件 生成其他格式的编程文件 创建.jam、.svf（串行矢量格式文件）、.isf文件（系统内配置文件） 5将SOF和POF文件的组合及转换 （二）配置器件 1配置电缆 2执行配置操作,任务二 任务评价,项目评价,
