《低功耗抗串扰总线编码的研究和物理设计》由会员分享，可在线阅读，更多相关《低功耗抗串扰总线编码的研究和物理设计（61页珍藏版）》请在金锄头文库上搜索。
1、西安电子科技大学学位论文创新性声明秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。申请学位论文与资料若有不实之处，本人承担一切的法律责任。本人签名：日期西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生在校攻读学位期间论文工作的知
2、识产权单位属西安电子科技大学。学校有权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后结合学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。（保密的论文在解密后遵守此规定）本学位论文属于保密，在本人签名：导师签名：年解密后适用本授权书。日期日期摘要摘要在以 IP 复用技术为主要设计方法的 SoC 芯片中各个 IP 模块间的通信需要高速、稳定的总线通信结构，然而随着集成电路工艺及规模的不断发展，深亚微米下的总线设计面临着高功耗，高串扰延迟以及可靠性低等问题，严重限制着芯片的整体性能。总线编码技
3、术可以有效降低总线传输功耗，抑制恶性串扰的产生，同时可以检测并纠正误码的发生，有效提高总线传输的性能及可靠性。在这样的研究背景下，本文对低功耗总线编码技术及抗串扰总线编码技术进行了深入研究。首先在研究国内外总线编码算法发展的基础上，归纳总结了深亚微米总线的功耗分析模型和延时模型，分析了总线串扰信号对总线信号传输的影响。接着，介绍并分析了几种经典的低功耗编码以及串扰抑制编码的基本原理及算法，并针对各编码应用的结合介绍了统一的总线编码框架理论。最后，本文将 FPC 抗串扰编码算法与 BI 低功耗编码算法进行结合，提出了FPC-BI 低功耗抗串扰总线编码方案，并对 32 位 FPC-BI 编解码电路
4、进行逻辑设计、模拟仿真，验证其功能的可行性。然后采用标准的集成电路设计流程对其进行了电路架构与物理实现，得到编解码电路的 IP 硬核，最后对其版图进行了时序、面积、功耗等关键性能的评估，验证了其在降低总线传输功耗及串扰延迟方面功能的正确性，达到了预期目的。关键词：深亚微米总线 编码 低功耗 抗串扰 物理设计AbstractAbstractOn SoC chip designed by IP reusing, the communication between different IPsrequires a high-speed, stable bus communication structu
5、re, however, with thecontinuous development of IC technology and scale, the design of the deep sub-micronbus is facing problems of high power, high crosstalk delay and low reliability, whichseverely limit the overall performance of the chip. Bus coding techniques can reducethe bus transmit power ， s
6、uppress malignant generation of crosstalk, while theoccurrence of transmission errors can be detected and corrected, which can effectivelyimprove the performance and reliability of bus.In this context, the thesis conducts in-depth study of low-power bus encodingtechnology and anti-crosstalk bus enco
7、ding. First, on the basis of studying domesticand international bus encoding algorithm development, the deep sub-micron bus poweranalysis model and the delay model are summarized, and the influence of crosstalksignals on the bus signal transmission is analyzed. Next, the thesis describes the basicpr
8、inciples and algorithms of several classic low power encoding and anti-crosstalkencoding, and introduces a unified bus coding framework theory for the combinationof different encoding applications.Finally, using the FPC anti-crosstalk encoding algorithm combined with the BIlow-power encoding algorit
9、hm, a FPC-BI low-power anti-crosstalk bus encodingscheme is proposed, and the feasibility of the function of a 32-bit codec circuit isverified with the logic design and simulation. Then the circuits architecture andphysical implementation is implemented using standard IC design flow, and the IP hard
10、core of codec algorithm of the bus is achieved. Finally, the performance of timing, area,power consumption is estimated from the layout, and the function property of reducingbus transmission power and crosstalk delay is verified, proved to achieve the intendedpurpose.Keywords: DSM BusCodingLow-PowerCrosstalk AvoidancePhysical Design目录目录第一章 绪论. 11.1 研究背景. 11.2 国内外总线编码的研究现状. 21.2.1 国际研究动态. 21.2.2 国内总线编码研究现状. 31.3 论文主要内容及章节安排. 31.3.1 论文主要内容. 31.3.2 论文章节安排. 4第二章 深亚微米总线模型. 52.1 互连线结构模型简介. 52.1.1 传统互连线结构. 62.1.2 深亚微米互连线结构模型. 82.2 深亚微米总线能耗模型. 92.3 深亚微米总线延时模型. 122.4 本章小结. 14第三章 深亚微米总线编码技术.
