黄杰-实验十二—74ls00构成的基本rs触发器

上传人:小** 文档编号:89492426 上传时间:2019-05-25 格式:DOC 页数:4 大小:56.07KB
返回 下载 相关 举报
黄杰-实验十二—74ls00构成的基本rs触发器_第1页
第1页 / 共4页
黄杰-实验十二—74ls00构成的基本rs触发器_第2页
第2页 / 共4页
黄杰-实验十二—74ls00构成的基本rs触发器_第3页
第3页 / 共4页
黄杰-实验十二—74ls00构成的基本rs触发器_第4页
第4页 / 共4页
亲,该文档总共4页,全部预览完了,如果喜欢就下载吧!
资源描述

《黄杰-实验十二—74ls00构成的基本rs触发器》由会员分享,可在线阅读,更多相关《黄杰-实验十二—74ls00构成的基本rs触发器(4页珍藏版)》请在金锄头文库上搜索。

1、实验十二、74LS00构成的基本RS触发器一、 实验目的1、 学会测试触发器逻辑功能的方法。2、 进一步熟悉RS触发器逻辑功能。二、 实验复习1、 了解触发器的两种状态2、 了解触发器的储存功能三、 实验设备与器件1、+5V直流电源 2、双踪示波器 3、连续脉冲源4、单次脉冲源 5、逻辑电平开关 6、74LS00四、实验原理 触发器具有两个稳定状态,以逻辑状态“1”和“0”表示,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定的状态,它是构成各种时序电路的最基本逻辑单元。 图1 74LS外引线排列图 图二 基本RS触发器由两个与非门交叉构成的基本RS触发器如图二所示。它是一个无时钟控

2、制低电平直接的触发器,有两个互补的输出端Q和,规定Q的状态为触发器的状态,Q=1时,触发器为1态,Q=0时,触发器为0态。当输入端加上信号,触发器变离原状态时,叫做触发,所加的信号叫做触发脉冲。两个输入端中,端叫做0输入端或复位端,端叫做置1端或置位端。其特征方程为:使用的情况:=1 ,输出保持。 =0 ,约束。 =0, =1 置0,=1 ,=0 置1基本RS触发器,也可以用两个“或非门”组成,此时高电平触发有效。五、 内容及步骤1、 按图所示连接线路14脚接+5V电源电压、7脚接地,1、2、4、5脚接逻辑电平输入端3、6端接逻辑电平显示端。2、 将接低电平,将接高电平并观察输出状态。3、 将

3、接高电平,接高并观察输出状态。4、 将接高电平,接高电平并观察输出状态。5、 将接高电平,将接高电平并观察输出状态。六、 实验报告1、 总结触发器的逻辑功能。2、 比较时序电路与组合逻辑电路的差异3、 根据实验现象自拟表格整理实验结果4、 实验结果:/R/S3端6端00110110100111015、6、 逻辑功能:7、 1.当R端无效(1),S端有效时(0),则Q=1,Q非=0,触发器置1。8、 2.当R端有效(0)、S端无效时(1),则Q=0,Q非=1,触发器置0。 9、 3.当RS端均无效时(0),触发器状态保持不变。10、 4.当RS端均有效时(1),触发器状态不确定。11、 时序逻辑电路与组合逻辑电路的差异:12、 组合逻辑电路可以有若个输入变量和若干个输出变量,其每个输出变量是其输入的逻辑函数,其每个时刻的输出变量的状态仅与当时的输入变量的状态有关,与本输出的原来状态及输入的原状态无关,也就是输入状态的变化立即反映在输出状态的变化。时序逻辑电路任意时刻的输出不仅取决于该时刻的输入,而且还和电路原来的状态有关。也就是说,组合逻辑电路没有记忆功能,而时序电路具有记忆功能。七、实验心得:通过这次实验,我更熟悉了电路的连接,设计电路的能力也得到了提高。在这次实验中,我了解到了RS基本触发器的应用,并经过实践加深了对其原理的理解。 实验者:黄杰

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 商业/管理/HR > 管理学资料

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号