初识集成电路

上传人:小** 文档编号:89415628 上传时间:2019-05-24 格式:PPT 页数:22 大小:1.65MB
返回 下载 相关 举报
初识集成电路_第1页
第1页 / 共22页
初识集成电路_第2页
第2页 / 共22页
初识集成电路_第3页
第3页 / 共22页
初识集成电路_第4页
第4页 / 共22页
初识集成电路_第5页
第5页 / 共22页
点击查看更多>>
资源描述

《初识集成电路》由会员分享,可在线阅读,更多相关《初识集成电路(22页珍藏版)》请在金锄头文库上搜索。

1、第三章 集成运算放大器,在学习本章内容集成运放之前,给大家介绍一下集成电路的相关知识,在电子技术术语中,有个很俗的名称术语叫“牛屎”,那么行家说的 “牛屎”是什么呢?,又关我事?,传说中的“牛屎”,何谓牛屎? 其实“牛屎”是一种“封装”形式 在集成电路(俗称IC)的生产过程中,晶圆厂(行内人叫Wafer厂)将客人委托生产的IC做成1片片的晶圆(Wafer)之后,会先送去测试厂(当然也有人省略不测),测试厂就该IC的功能做测试(测试相关数据当然是由客人自己提供),测试OK的晶圆再送去切割厂或是包装厂,1片晶圆可以切割数十颗到数千颗不等,就看是甚么功能的了。如果是像Flash,一般1片是数十颗或是

2、百颗计算,如果是其他消费性的,比如是遥控器,1片上千颗了。,正常的IC都会做封装,因为封装的面像好看,感觉也高档。封装(Packaging)厂在封装的时候就会先做切割再包装,出来的IC通称“颗粒”。如果IC不需要封装,就会直接作切割(Dice Sort),出来的IC通称“裸片”。 那裸片如何将脚位与PCB作连接呢?打线(Bonding)厂就发挥作用了,当打线厂用铝线将裸片与PCB连接在一起之后,必须要有个保护的东西,这个东西就是“胶” 打好线,测试好,就得进行”封胶“(进烤箱烘烤1个半钟头左右)出来之后就是大家看到的“牛屎” 尽管卖像不好,但是生产过程也花费很多人的心血,所以大家别对“牛屎”有

3、那么大的反感,优点: 开发周期短 封装成本低 适用于比较简单的电路,缺点: 因为是晶元直接绑定在线路板上,所以底衬可能不能很好的焊接或者是焊接不牢靠. 受热或者是受冷之后,因为热涨冷缩的原因,底衬可能会接触不良 黑胶密封性比起其他方式的封装方式,密封性差很多,可能会受到水,潮湿环境和静电的影响。 黑胶封装的胶体有老化的可能 黑胶封装的线路板基本没有维修的可能。,除了“牛屎”,你还想到了什么关于集成电路的有趣的俗称么?,我是“蜈蚣”哥,“牛屎”封装的优缺点,PLAY,第三章 集成运算放大器,本章内容:主要介绍集成电路在信号运算 和信号处理方面的应用。,3-1 集成电路的简单介绍,一、集成电路的发

4、展过程,科学研究和生产的需要推动着电子技术的发展,而电子器件和电路的改进又带来了科学技术和工业生产水平的进一步提高。迄今,电子器件已经经历了四次重大的变革。,1、1904年,电子三极管(真空三极管)为第一次。,一、集成电路的发展过程,真空三极管的发明人,“无线电之父”,Lee de Forest,4、1974年,出现了大规模集成电路(LSI (Large Scale Integration )为第四次。,2、1948年,费来明发明了晶体三极管为第二次。,3、1958年,集成电路(IC(integrated circuit) )为第三次。,(中国65年生产第一块TTL与非门),大规模集成电路,现

5、在集成电路的规模,正在以平均12年翻一番的速度在增大。 1948 1966 1971 1980 1990 1998 1999 小规模 中规模 大规模 超大规模 超超大规模 超亿规模 SSI MSI LSI VLSI ULSI GSI 理论集成度 10-100 1001000 100010万 10万100万 100万1亿 1亿 商业集成度 1 10 1001000 10002万 2万5万 50万 1000万 触发器 计数器 单片机 16位和32位 图象 SRAM 加法器 ROM 微处理器 处理器 128位CPU,(1)设计技术的提高,简化电路,合理布局布线 (2)器件的尺寸缩小(工艺允许的最细线

6、条) (生产环境:超净车间) (3)芯片面积增大,从15 mm2到现在的1 cm2,1967年在一块晶片上完成1000个晶体管的研制成功。,集成电路集成度的提高主要依靠三个因素,由于现在这三方面都有所突破,所以集成规模发展很快.这样的发展速度也给我们提出了一些新的问题?,77年美国30mm2制作13万个晶体管,即64K位DRAM。,目前使用的16兆位DRAM集成电路的线条宽度为0.5 微米, 64兆位DRAM集成电路的线条宽度为0.3 微米,继续发展可望达到0.01微米,0.01微米的概念相当于30个原子排成一列的长度。这一尺寸在半导体集成电路中,已经成为极限,再小PN结的理论就不存在了,或者

7、说作为电子学范畴的集成电路已达极限,就会从电子学跃变到量子工学的范畴,随之而来的一门新的工程学对量子现象加以工程应用的“量子工学”也就诞生了,由这一理论指导而将做成的量子器件,将延续集成电路的发展。现在美国和日本正投入大量的人力和物力进行这方面的研究,并且在“原子级加工”方面取得了一定的成果。,集成电路的技术发展是否有极限?,在一块芯片上能制造的晶体管是否有极限?,如果“有”,它的极限是多少?还有没有新的方法以求得继续发展。,二、集成电路的分类,模拟集成电路:集成运算放大器,集成功放,集成稳压电源,集成模数A/D转换和数模D/A转换及各种专用的模拟集成电路。而集成运放只是模拟集成电路中的一种,

8、但是应用最为广泛的一种。由于最初用于作运算用,所以称为集成运算放大器,而现在的功能已经远远超过了当时的功能,而得到了方泛的应用。,大类分:,模拟集成电路,数字集成电路,数字集成电路:门电路,触发器,计数器,存贮器,微处理器等电路。 74系列,74LS,74HC,4000系列,CMOS等各种型号。,三、集成运放的结构及特点,结构上有圆壳式、扁平式和双列直插式三种,管脚引出线有8、10、12、14等多种。,结构,特点:,4、元件的精度低,但对称性好,温度特性好。,1、制造容量大于2000PF的电容元件很困难,如需大电容必须外接,所以集成运放一般都采用直接耦合放大电路。,2、制造太大和太小的电阻不经

9、济,占用硅面积大。一般R的范围为10030K,大电阻用恒流源代替。,3、集成工艺是做的元件愈单纯愈好做。,集成电路的封装分类,IC制造过程,芯片封装知识简介,封装考虑的主要因素 芯片面积与封装面积之比尽量接近1:1 基于散热的要求,封装越薄越好 引脚尽量短,引脚间距尽量大 要便于安装 发展历史 上世纪60年代末期到现在,经历了金属圆管壳扁平陶瓷管壳双列陶瓷管壳、双列塑封陶瓷QFP管壳、塑料QFP陶瓷、塑料LCC陶瓷PGA管壳的封装,目前正在进入BGA、BGA、CSP的封装阶段。,芯片封装知识简介,IC制造 图纸设计 实物制造 前工程 后工程 IC封装 引脚插入型 DIP/SIP/ZIP/PGA

10、 表面实装型 SOP/QFP/SOJ/TCP/BGA/CSP/MCM,DIP: Dual Inline Package SIP: Single Inline Package ZIP: Zigzag Inline Package PGA: Pin Grid Array Package,SOP: Small Outline Package QFP: Quad Flat Package SOJ: Small Outline J-leaded package TCP: Tape Carrier Package BGA: Ball Grid Array Package CSP: Chip Size/Sc

11、ale Package MCM: Multi Chip Model,芯片封装知识简介,双列直插式 (Dual Inline Package, DIP) 8088 CPU 绝大多数中小规模IC均采用这种封装形式,引脚100 芯片面积和封装面积之比大,Intel CPU 4004,芯片封装知识简介,塑料方型扁平式 (Plastic Quad Flat Package, PQFP) 塑料扁平式(Plastic Flat Package, PFP) 间距小,管脚细,管脚数100 专用工具(表面安装设备SMD )装卸 高频使用、可靠性高,封装面积小,芯片封装知识简介,引脚网格阵列(Pin Grid Array,PGA) 专用PGA插槽 操作方便,可靠性高,但电耗大 Intel CPU中80286、80386和某些486 ZIF(Zero Insertion Force)插座,486以后,芯片封装知识简介,球状网格阵列(Ball Grid Array,BGA) 100MHz, Crosstalk, 208Pin BGA封装引脚数虽然增多,但引脚间距大于QFP 传输延迟小,散热性能好(可控塌陷封装法) 共面焊接,可靠性提高 1.5mm,1.27mm,1.0mm,芯片封装知识简介,芯片级封装(Chip Scale Package,CSP) 体积小,重量轻 引脚多 电、热、气密性能好,

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 商业/管理/HR > 管理学资料

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号