2016-4(第四章)淀积解析

《2016-4(第四章)淀积解析》由会员分享，可在线阅读，更多相关《2016-4(第四章)淀积解析（77页珍藏版）》请在金锄头文库上搜索。

1、第四章 淀 积,本章主要内容 4.1 引言 4.2 化学气相淀积原理 4.3 化学气相淀积工艺 4.4 介质及其性能 4.5 外 延,1. 集成电路中的各种薄膜,4.1 引 言,高低温氧化硅（SiO2）薄膜、氮化硅(Si3N4)薄膜、多晶硅(polySi)薄膜、各种金属薄膜。,MSI时代集成电路中的各层薄膜,4.1 引 言,ULSI时代集成电路中的各层薄膜,4.1 引 言,多 层 金 属 化,2. 多层金属化 即是：用来连接硅片上高密度堆积器件的那些金属层薄膜和绝缘介质层薄膜。,4.1 引 言,金属层:电路中元器件之间的互连线。 介质层:硅器件与金属层之间或金属层与金属层之间的 电绝缘层。也称

2、为层间介质（ILD: Inter Layer Dielectric）,材料：铝(Al) 、铜(Cu) 名称：M1、 M2 关键层：线条宽度为关键尺寸，如0.18um（底层金属M1） 非关键层：上部金属层，有更大线宽，如0.5um 设计：金属层寄生参数（电阻、电容）影响电路速度与功耗。 成本：增加一金属层，芯片成本增加：15%。,4.1 引 言,金属层：,ILD1作用：电学方面隔离晶体管器件和互连金属层 物理方面隔离晶体管器件和可移动粒子等杂质源,4.1 引 言,器件与金属层之间,金属层与金属层之间,介质层（层间介质ILD）：,材料：SiO2或者玻璃,4.1 引 言,3. 薄膜 淀积 工艺,4.

3、1 引 言,本章重点介绍氧化硅（SiO2）、氮化硅（Si3N4）等绝缘薄膜以及多晶硅（polySi）薄膜的淀积。主要介绍化学气相淀积CVD（Chemical Vapor Deposition）工艺。 金属和金属化合物薄膜将在后续章节中介绍。,1). 好的台阶覆盖能力 2). 填充高的深宽比间隙的能力 3). 好的厚度均匀性 4). 高纯度和高密度 5). 受控制的化学剂量 6). 高度的结构完整性和低的应力 7). 好的电学特性 8). 对衬底材料或下层膜好的粘附性,4.1 引 言,5.集成电路对薄膜的要求（薄膜特性）：,4. 薄膜的概念：在衬底上生长的薄固体物质，在三维结构中厚度远远小于长和

4、宽。,1). 好的台阶覆盖能力,（a）台阶覆盖不好 （b）台阶覆盖好,4.1 引 言,2). 填充高的深宽比间隙的能力,4.1 引 言,高的深宽比典型值大于3:1，某些应用中达到5:1甚至更大,3). 好的厚度均匀性 均匀性不好电阻发生变化，并且给刻蚀带来困难，影 响器件性能。 4). 高纯度和高密度 纯度高离子沾污小，密度高则针孔和空洞少。 5). 受控制的化学剂量 氮化硅淀积：用LPCVD法形成的氮化硅其化学剂量 比为3:4（Si3N4），而使用PECVD法形成的是x:y（ SixNy ）。,4.1 引 言,6). 高度的结构完整性和低的应力 晶粒尺寸变化膜的电学和机械特性变化 膜应力大硅

5、片衬底变形，膜分层、开裂,4.1 引 言,氧化硅上生长 的金属镍,7). 好的电学特性 介质膜（电绝缘性能、介电常数） 金属膜（电导率、可靠性） 8). 对衬底材料或下层膜好的粘附性 避免分层、开裂,4.1 引 言,4.2 化学气相淀积原理,1. 化学气相淀积CVD（Chemical Vapor Deposition）： 利用电阻加热、等离子体、光辐射等能源使某些气态物质发生化学反应，生成固态物质并淀积在衬底表面上的工艺过程。,2. 化学气相淀积CVD技术分类,反应激活方式：有热激活、等离子激活 ( PECVD ) 和紫外光激活等。 温度：低温 ( 200 500oC)、中温 ( 500 10

6、00oC) 和高温 ( 1000 1300oC) CVD。 压力：有常压 ( APCVD ) 和低压 ( LPCVD ) CVD。 反应室壁温度：热壁 CVD 和冷壁 CVD 。 气流方向：有卧式 CVD 和立式 CVD。,4.2 化学气相淀积原理,集成电路制造中所用的薄膜材料，包括介质膜、半导体膜、导体膜等，几乎都能用 CVD 工艺来淀积，例如： 介质：SiO2、Si3N4、PSG、BSG、Al2O3、TiO2 半导体：Si、Ge、GaAs、GaP、AlN、InAs、 polySi 导体： Al、Ni、Au、Pt、Ti、W、Mo、WSi2,4.2 化学气相淀积原理,3. 化学气相淀积CVD技

7、术的应用,4.2 化学气相淀积原理,通常使用的化学气相淀积气源,4. 常规薄膜生长过程,4.2 化学气相淀积原理,4.2 化学气相淀积原理,成核,聚焦成束/岛生长,连续成膜,5. CVD薄膜淀积反应过程,4.2 化学气相淀积原理,1). 气体传输至淀积区域：反应气体从反应腔入口区域到硅片表面的淀积区域 2). 膜先驱物形成：气相反应导致膜先驱物（将组成膜最初的原子和分子）和副产物的形成 3). 膜先驱物输运：大量的膜先驱物输运到硅片表面 4). 膜先驱物粘附：膜先驱物粘附在硅片表面,4.2 化学气相淀积原理,CVD薄膜淀积反应过程列表：,5). 膜先驱物扩散：膜先驱物向膜生长区域的表面扩散 6

8、). 表面反应：表面化学反应导致膜淀积和副产物的生成 7). 副产物从表面解吸附：移除表面反应的副产物 8). 副产物从反应腔排出：反应的副产物从沉积区域随气流流动到反应腔出口并排出,4.2 化学气相淀积原理,CVD 薄膜淀积的例子 多晶硅薄膜的CVD 淀积过程,4.2 化学气相淀积原理,硅烷（SiH4）及其自燃特性,4.2 化学气相淀积原理,1). SiH4 (气态) SiH2 (气态) H2 (气态) 气体传输、高温分解形成膜先驱物之中间反应物SiH2 2). SiH4 (气态) SiH2 (气态) Si2H6 (气态) 膜先驱物形成、并向衬底表面输运、吸附、扩散 3). Si2H6 (气

9、态) 2Si (固态) + 3H2 (气态) 表面反应、释放副产物（成核岛生长成膜 ）,6. CVD气流动力学,4.2 化学气相淀积原理,停滞层,7. CVD薄膜淀积速率限制因素 1). 反应速率限制（低压CVD） 淀积速率受反应速度限制，这是由于反应温度或压力过低(传输速率快)，提供驱动反应的能量不足，反应速率低于反应物传输速度，有过量的反应物滞留在衬底表面，淀积速率对温度敏感。 2). 传输速率限制（常压CVD） 淀积速率受反应物传输速度限制，即不能提供足够的反应物到衬底表面，速率对温度不敏感。,4.2 化学气相淀积原理,8. CVD过程中的掺杂（原位掺杂） 1). 生长BPSG（做ILD

10、1） SiH4 PH3B2H6O2 SiO2 PBH2 P2O5和B2O3的含量分别控制4 、26 2). 生长掺磷的PolySi SiH4 PH3 SiPH2,4.2 化学气相淀积原理,4.3 化学气相淀积工艺,1. 常压CVD (APCVD)淀积工艺,APCVD工艺： APCVD通常用于淀积SiO2和淀积掺杂的SiO2（PSG、BPSG、FSG等），这些薄膜主要用于层间介质ILD和槽介质填充。 淀积SiO2： 1). 用210的SiH4淀积SiO2： SiH4O2 SiO2H2 温度：450500 压力：760Torr 优点：可在金属铝连线上淀积SiO2作为ILD 缺点：台阶覆盖能力和间隙

11、填充能力都很差。,4.3 化学气相淀积工艺,2). 用TEOS（正硅酸乙酯）臭氧方法淀积SiO2： Si（C2H5O4） 8 O3 SiO2 10 H2O 8 CO2 温度：400 压力：760Torr 淀积速率：100nm/分 优点：温度低、淀积速率快、台阶覆盖能力和间隙 填充能力都较好 缺点： 淀积的SiO2膜多孔，致密性差，颗粒多,4.3 化学气相淀积工艺,淀积掺杂的SiO2：,4.3 化学气相淀积工艺,1). 在APCVD SiO2时掺杂PH3就能形成磷硅璃（PSG） PSG的优点： a. 吸附可动离子电荷改善器件表面 b. 降低玻璃的软化点温度易于平坦化 PSG的缺点： 易吸潮，一般

12、控制P2O5的含量在4以下,2). 在APCVD SiO2时同时掺杂PH3、B2H6就能形成硼磷硅玻璃（BPSG ），弥补PSG的不足，通常BPSG做为第一层间介质ILD1，回流温度：900 980 ,（a）回流前 （b）回流后,4.3 化学气相淀积工艺,2. 低压CVD (LPCVD)淀积工艺,4.3 化学气相淀积工艺,LPCVD特点：,反应速度限制； 硅片可以以很小的间隔垂直放置，生产效率高； 硅片垂直放置后，可避免管壁上掉下的颗粒对硅片的影响； 热壁方式加热，温度均匀性好； 对温度的控制较之对气流的控制要容易得多，有利于改善膜厚和组分的均匀性； 良好台阶覆盖和间隙填充能力。,4.3 化学

13、气相淀积工艺,低压CVD（LPCVD）工艺： 使用LPCVD工艺可以用来淀积氧化硅、氮化硅和多晶硅。 1). LPCVD 氧化硅： 主要用做ILD、浅槽介质填充和侧墙等。,4.3 化学气相淀积工艺,用SiH4淀积SiO2： SiH4O2 SiO2H2 温度：450 压力：0.15.0Torr 缺点：台阶覆盖能力和间隙填充能力都差。,Si（C2H5O4） SiO2 H2O CO2 温度： 650750 压力： 0.15.0Torr 淀积速率：1015nm/分（远远小于APCVD） 优点：台阶覆盖能力和间隙填充能力都好，膜致密，颗粒少。 缺点：温度较高，淀积速率慢,4.3 化学气相淀积工艺,用TE

14、OS热分解淀积SiO2：,APCVD 和 LPCVD TEOS SiO2的比较,4.3 化学气相淀积工艺,TEOS工艺系统1,TEOS室温下为液态，沸点168 ,4.3 化学气相淀积工艺,TEOS工艺系统2,4.3 化学气相淀积工艺,TEOS工艺系统3,4.3 化学气相淀积工艺,介电常数为 6.9，远大于 SiO2 的 3.9； 化学稳定性好，仅被热 H3PO4 腐蚀； 抗氧化能力强，广泛用于对氧化的掩蔽。950时，厚度 10nm 的 Si3N4 能掩蔽 700nm 的湿氧氧化； 应力很大，硅衬底与 Si3N4 间用 SiO2 作为缓冲层； 掩蔽 Na+ 离子能力强 ；对各种气体 、水汽以及

15、P、B、As、O2、Ga、In 等有较强的掩蔽能力，为极好的钝化材料。,4.3 化学气相淀积工艺,2). LPCVD 氮化硅,LPCVD Si3N4的性质：,3 SiH2Cl2 4 NH3 Si3N4 6 HCl 6 H2 温度： 700800 压力： 0.15.0Torr,4.3 化学气相淀积工艺,LPCVD Si3N4的用途：,做硬掩膜用于浅槽隔离； 用于局部氧化（LOCOS）屏蔽氧化层； 用做钝化层； 用做电容介质，但不能用做ILD（大电容）。,LPCVD Si3N4工艺：,影响LPCVD Si3N4薄膜质量的主要因素：,4.3 化学气相淀积工艺,总反应压力 反应物浓度 淀积温度和温度梯

16、度,LPCVD PolySi的用途：,4.3 化学气相淀积工艺,3). LPCVD 多晶硅,掺杂的PolySi做多晶电阻 掺杂的PolySi在MOS器件中用做栅电极,通过掺杂可得到特定的电阻 与SiO2有优良的界面特性 比金属电极（如Al）更高的可靠性 在陡峭的结构上淀积的均匀性 和后续高温工艺的兼容性 实现栅的自对准工艺,4.3 化学气相淀积工艺,使用掺杂的LPCVD PolySi做栅电极的原因：,LPCVD PolySi掺杂 原位掺杂： AsH3、PH3、B2H6 非原位掺杂： 淀积后进行扩散或离子注入掺杂,4.3 化学气相淀积工艺,4.3 化学气相淀积工艺,3. 等离子增强 CVD(PECVD)淀积工艺,4.3 化学气相淀积工艺,等离子体CVD的优点：,更低的工艺温度（250-450） 对高的深宽比间