《电工电子技术 教学课件 ppt 作者 张惠敏 第9章数字电路基本器件及组合逻辑电路》由会员分享，可在线阅读，更多相关《电工电子技术 教学课件 ppt 作者 张惠敏 第9章数字电路基本器件及组合逻辑电路（145页珍藏版）》请在金锄头文库上搜索。
1、第9章数字电路基本器件及组合逻辑电路,9.1数制与码制,9.1.1几种常用的计数体制 9.1.2不同数制之间的相互转换 9.1.3码制,9.1.1几种常用的计数体制,1.十进制,2.二进制,3.八进制与十六进制,9.1.2不同数制之间的相互转换,1.二进制转换成十进制,【例9.1】将二进制数（10011.101）B转换成十进制数。 解：将每一位二进制数乘以位权，然后相加，即可得其对应的十进制数。,【例9.2】将十进制数（23.562）D转换成误差不大于2-6的二进制数。 解：（1）整数部分：用“除2取余数”法，自下至上读取数据； （2）小数部分：用“乘2取整数”法，自上至下读取数据。,2.十进
2、制转换成二进制,9.1.3码制,表9.1 常见编码对照表编码,9.2逻辑代数及逻辑函数化简,9.2.1逻辑函数的基本公式 9.2.2逻辑函数的基本规则 9.2.3逻辑函数的代数化简法,9.2.1逻辑函数的基本公式,逻辑函数的定义：如果输入逻辑变量A、B、C的取值确定后，对应输出逻辑变量P的值也惟一地确定，则称P是A、B、C的函数，记作 P=f（A、B、C） 逻辑代数的基本定律和公式如表9.2所示。,表9.2 逻辑代数的基本公式名称公式,9.2.2逻辑函数的基本规则,1.代入规则,对于任何一个逻辑等式，以某个逻辑变量或逻辑函数同时取代等式两端任何一个逻辑变量后，等式依然成立。,将一个逻辑函数L进
3、行下列变换：,2.对偶规则,3.反演规则,将一个逻辑函数L进行下列变换：,9.2.3逻辑函数的代数化简法,1.逻辑函数式的常见形式, 与项的个数最少，即表达式中“+”号最少，使实现逻辑函数所需的器件最少。 每个与项中的变量数最少，即表达式中“”号最少，使电路中的连线最少。,2.最简与或表达式的标准,3.逻辑函数的化简,9.3基本逻辑门,9.3.1与逻辑及与门 9.3.2或逻辑及或门 9.3.3非逻辑及非门 9.3.4复合逻辑门,逻辑代数中有三种基本逻辑关系：与逻辑、或逻辑、非逻辑。,9.3.1与逻辑及与门,“当决定某一事件的条件全部具备时，这一事件才发生；有任一条件不具备，事件就不发生”，把这
4、种因果控制关系称为与逻辑。,图9.1与逻辑实例,图9.2二极管与门电路,表9.3与门输入-输出电位关系,表9.4与逻辑真值表,图9.3与逻辑符号,9.3.2或逻辑及或门,“在决定某一事件的各条件中，只要具备一个以上的条件，这一事件就会发生；条件全部不具备时，事件不发生”，把这种因果控制关系称为或逻辑。 或逻辑又称或运算、逻辑加。,图9.4或逻辑实例,图9.5或门电路,表9.5或门输入-输出电位关系,表9.6或逻辑真值表,必须指出的是，二进制加法运算和逻辑或运算有本质的区别，二者不能混淆。 二进制加法运算中，存在进位关系，所以有：1110。 或逻辑运算研究的是逻辑“加”，所以有：111。 或门的
5、逻辑符号如图9.6所示。,图9.6或逻辑符号,9.3.3非逻辑及非门,“某一事件的发生，以另一事件不发生为条件”，这种逻辑关系称为非逻辑，又称非运算、反运算、逻辑否。,图9.7非逻辑实例图 9-8 晶体管非门电路,图9.7非逻辑实例,图9.8 晶体管非门电路,图9.9非逻辑符号,表9.9常用复合门,9.2.1逻辑函数的基本公式,表9.10常用逻辑门符号对照表,9.4集成逻辑门,9.4.1TTL集成逻辑门 9.4.2CMOS集成逻辑门 9.4.3集成逻辑门使用注意事项,9.4.1TTL集成逻辑门,1.TTL集成与非,图9.10TTL与非门的典型电路,输入级 中间级 输出级,（1）输入端有低电平（
6、0.3V）输入时,（2）输入端全接高电平（3.6V）时,2.集成TTL与非门的主要参数,（1）电压传输特性,图9.11TTL与非门的电压传输特性,（2）主要参数,图9.12输入短路电流和输入漏电流,3.常见的集成逻辑门芯片介绍,（1）与非门,图9.13常用的集成TTL与非门,图9.14常用集成逻辑门芯片,（2）非门,（3）或非门 （4）与或非门 （5）异或门,4.两种特殊的TTL逻辑门,图9.15TTL与非门输出禁止连接状态, OC与非门的电路结构及逻辑符号,（1）OC门(OpenCollector),图9.16OC与非门,图9.17OC门的使用,图9.18“线与”逻辑电路图,实现“总线”（B
7、US）传输,图9.19用OC门实现总线传输,（2）三态输出门（TS门）, 三态门的电路结构及性能,图9.20三态与非门结构及符号,表9.11三态与非门的真值表, 用三态门构成单向总线,图9.21用三态门实现单向数据传输, 用三态门构成双向总线,图9.22用三态门实现双向数据传输,9.4.2CMOS集成逻辑门,1.CMOS反相器,图9.23CMOS反相器,2.集成CMOS与非门和或非门,（1）CMOS与非门,图9.24CMOS与非门电路,图9.25集成CMOS与非门器件,（2）CMOS或非门,图9.26CMOS或非门电路,图9.27集成CMOS或非门器件,3.CMOS传输门和三态门,(1）CMO
8、S传输门,图9.28CMOS传输门及其逻辑符号,9.4.3集成逻辑门使用注意事项,1. CMOS和TTL门之间的接口电路,图9.29CMOS三态门及其逻辑符号,(1）从CMOS到TTL的接口电路,图9.30从COMS到TTL的接口电路,(2)从TTL到CMOS的接口电路,图9.31从TTL到COMS的接口电路,2.集成逻辑门电路的使用注意事项,（1）对多余输入端的处理, 与非门（与门）多余输入端原则上应接高电平。 或非门（或门）多余输入端原则上应接低电平。 CMOS门防静电击穿的措施：,使用输出端时应注意以下两点。 除OC门外，一般门的输出端不允许线与连接，也不能直接接电源或地。 逻辑门带负载
9、的多少应符合门电路扇出指标的要求。,（2）对输出端的处理,一般中速逻辑电路只在TTL和CMOS两大类型中挑选。 TTL门电路工作速度高，带负载能力强。 CMOS门电路静态电流小，功耗低；输入阻抗高，对输入信号的影响小，抗干扰能力强；电压适应范围宽、使用方便。 逻辑门电路型号含义如表9.12所示。,3. TTL与CMOS门电路性能比较,表9.12集成电路型号含义,9.5组合逻辑电路的分析与设计,9.5.1组合逻辑电路的分析 9.5.2组合逻辑电路的设计,9.5.1组合逻辑电路的分析,【例9.9】分析图9.32所示电路的逻辑功能。,图9.32例9.9电路图,表9.13例9.9真值表,（4）分析逻辑
10、功能。 由真值表可知，当A、B、C三个变量不一致时，电路输出为1，所以这个电路称为不一致电路。 上例中输出变量只有一个，对于多输出变量的组合逻辑电路，分析方法完全相同。,9.5.2组合逻辑电路的设计组合,例9.10】设计一个三人表决电路，结果按“少数服从多数”的原则决定。 解：（1）根据设计要求建立该逻辑函数的真值表。,设三人的意见为变量A、B、C，表决结果为函数F。 对变量及函数进行如下状态赋值：对于变量A、B、C，设同意为逻辑1，不同意为逻辑0；对于函数F，设表诀通过为逻辑1，未通过为逻辑0。列出真值表，如表9.14所示。,表9.14 例9.10真值表,（2）由真值表写出逻辑表达式,图9.
11、33例9.10逻辑图,图9.34 例9.10用与非门实现的逻辑图,【例9.11】设计一个半加器。 半加器是一种不考虑低位进位实现两个1位二进制数相加的数字逻辑器件。 由真值表可直接写出输出逻辑函数表达式:,表9.15半加器的真值表,图9.35半加器,【例9.12】设计一个全加器。 全加器是考虑低位进位实现两个位二进制数相加的数字逻辑器件。,表9.16全加器的真值表,图9.36全加器,图9.37串行进位加法器,9.6译码器,9.6.1二进制译码器 9.6.2数码显示译码器,9.6.1二进制译码器,1. 3位二进制译码器,表9.17 3位二进制译码器真值表,表9.18低电平有效的3位二进制译码器真
12、值表, 根据逻辑表达式可画出逻辑电路图，如图9.38(a) 所示。,图9.38 3线-8线译码器74LS138,表9.1974LS138的功能表,2.译码器的应用,(1)用74LS138译码器实现逻辑函数,图9.39例9.13图,（2）用74LS138扩展成4线-16线译码器,9.6.2数码显示译码器,1.数码显示器件,（1）半导体数码管 半导体数码管（LED）是用发光二极管组成的字形显示器件。,图9.41七段显示器的显示字形,图9.40用两片74LS138扩展成4线-16线译码器,图9.42LED的两种结构,（2）液晶显示器,数码显示译码器的功能是把8421BCD码翻译成对应于数码管的七个字
13、段信号，驱动数码管显示出相应的十进制数码，属于代码转换译码器。 辅助控制端的功能如下：,2.数码显示译码器,表9.2074LS48的逻辑功能表十进制数,图9.44六位混合小数显示电路（利用BI/RBO实现消隐无用的“0”）,图 9.4374LS48外引线端子图,9.7其他集成组合逻辑器件,9.7.1数据选择器 9.7.2数值比较器,9.7.1数据选择器,1. 4选1数据选择器,其输出逻辑表达式为,图9.45 74LS153集成4选1数据选择器,图9.46 74LS251的逻辑图及逻辑符号,表9.21 4选1数据选择器功能表,2. 8选1数据选择器,图9.4674LS251的逻辑图及逻辑符号,3
14、.数据选择器的应用,（1）实现组合逻辑函数,【例9.14】用8选1数据选择器实现下述组合逻辑函数：,表9.22例9.14的对照表,比较F和Y两式，并填入表格，如表9.22所示。,图9.47用数据选择器实现组合逻辑函数,图9.48分时传输四路信息,（2）分时多路传送,（3）数据选择器通道的扩展,图9.49数据选择器的扩展,9.7.2数值比较器,1. 1位数值比较器,两个1位二进制数A、B相比较，输出有三种可能，如表9.23所示。,表9.231位数值比较器的真值表,图9.50 1位数值比较器的逻辑图,下面以4位二进制数A=A3A2A1A0和B=B3B2B1B0为例，说明多位二进制数比较器74LS85的工作过程。,2.多位数值比较器,表9.24 74LS85的功能表,2.多位数值比较器,图9.51 74LS85 4位数值比较器的外引线端子图,图9.52数值比较器的扩展,
