《EDA实用技术 第2版 普通高等教育“十一五”国家级规划教材 教学课件 ppt 作者 宋嘉玉 第2章 可编程逻辑器件》由会员分享，可在线阅读，更多相关《EDA实用技术 第2版 普通高等教育“十一五”国家级规划教材 教学课件 ppt 作者 宋嘉玉 第2章 可编程逻辑器件（50页珍藏版）》请在金锄头文库上搜索。
1、第2章 可编程逻辑器件,2.1 可编程逻辑器件,2.1.1 可编程逻辑器件的发展历程 2.1.2 PLD的分类,可编程逻辑器件（Programmable Logic Device，PLD）是20世纪70年代发展起来的一种新的集成器件。 它可由用户根据自己要求来构造逻辑功能的数字集成电路，用户利用计算机辅助设计，即用原理图或硬件描述语言（HDL）等方法来表示设计思想，经过编译和仿真，生成相应的目标文件，再由编程器或下载电缆将设计文件配置到目标器件中，可编程器件（PLD）变成能满足用户要求的专用集成电路，同时还可以利用PLD的可重复编程能力，随时修改器件的逻辑，通过软件来实现电路的逻辑功能，而无须
2、改变硬件电路。,与中小规模通用型集成电路相比，用PLD实现数字系统，有集成度高、保密性好、速度快、功耗小、可靠性高等优点，与大规模专用集成电路相比，用PLD实现数字系统，具有研制周期短、先期投资少、无风险、修改逻辑设计方便的优势。 PLD的这些优点使得PLD技术在90年代得到了飞速的发展，已成为电子设计领域中最具活力和发展前途的一项技术。,可编程逻辑器件的发展过程大致如下。 （1）20世纪70年代，熔丝编程的PROM和PLA器件是最早的可编程逻辑器件。 （2）70年代末，对PLA进行了改进，AMD公司推出PAL器件。 （3）80年代初，Lattice公司发明电可擦写的、比PAL使用更灵活的GA
3、L器件。 （4）80年代中期，Xilinx公司提出现场可编程概念，同时生产出了世界上第一片FPGA。,2.1.1 可编程逻辑器件的发展历程,（5）80年代末，Lattice公司又推出在系统可编程技术，并且推出了一系列具备在系统可编程能力的CPLD器件。 （6）进入90年代后，可编程逻辑集成电路技术进入飞速发展时期。 器件的可用逻辑门数超过了百万门，并出现了内嵌复杂功能模块（如加法器、乘法器、RAM、CPU核、DSP核、PLL等）的SoPC（System on Programmable Chip）。,2.1.2 PLD的分类,1简单可编程逻辑器件,简单可编程逻辑器件（Simple Program
4、mable Logic Device，SPLD）是可编程逻辑器件的早期产品。 最早出现在20世纪70年代，主要是可编程只读存储器（PROM）、可编程逻辑阵列（PLA）、可编程阵列逻辑（PAL）及通用阵列逻辑（GAL）器件等。,2复杂可编程逻辑器件,复杂可编程逻辑器件（Complex Programmable Logic Device，CPLD）出现在20世纪80年代末期。,3现场可编程门阵列,现场可编程门阵列（Field Programmable Gate Array，FPGA）是由美国Xilinx（赛灵思）公司率先开发的一种通用型用户可编程器件。 FPGA与SPLD和CPLD的结构完全不同，
5、它不包括与门和或门，目前应用最多的FPGA是采用对基于查找表技术和SRAM工艺的逻辑块编程来实现所需的逻辑功能的。,同CPLD相比，它的逻辑块的密度更高、触发器更多、设计更灵活，多用于大规模电路的设计，尤其更适合做复杂的时序逻辑。 但由于FPGA采用的是SRAM工艺，掉电后数据会丢失，因此实际应用时还须外挂一个E2PROM或Flash Memory来存储编程数据。 典型的器件如Altera公司的所有FLEX、ACEX、APEX、Cyclone（飓风）、Stratix系列，Xilinx的Spartan、Virtex系列等。,2.2 复杂可编程逻辑器件,2.2.1 Altera公司MAX7000系
6、列 2.2.2 MAX7000系列器件编程,复杂可编程器件（CPLD）基本结构与PAL/GAL相仿，是基于与或阵列的乘积项结构，但集成度要高得多。 CPLD大都是由E2PROM和Flash工艺制造的，可反复编程，一上电就可以工作，无须其他芯片配合。,2.2.1 Altera公司MAX7000系列,MAX7000CPLD的总体结构及外引脚如图2.1所示。,1概述 2MAX7000系列器件的结构,图2.1 MAX7000内部结构及外引线图,图2.1 MAX7000内部结构及外引线图（续）,外引线图（b）所示的是采用PLCC（Plastic Leaded Chip Carrier）塑料式引线芯片承载
7、封装形式的84个引脚的CPLD，它除了电源、地引线端子以及通用的I/O引脚外，还有4个专用编程控制端子（TDI、TDO、TCK、TMS）和4个专用输入端子（INPUT/GCLK1、INPUT/GCLRn、INPUT/OE1、INPUT/OE2）。 这4个专用输入端子分别是时钟、清零和输出使能等全局控制信号，这几个信号有专用连线与CPLD的宏单元相连，信号到每个宏单元的延时相同并且延时最短。 通过软件设置这些专用的输入端子也可以用作通用的输入引脚来使用。,CPLD的编程可以使用专用的编程设备，也可使用下载电缆，进行在系统编程（ISP）。 在系统编程ISP（In System Programmin
8、g）就是当系统上电并正常工作时，通过下载电缆，如 Altera 公司的Byteblaster（MV）并行下载电缆，连接PC的并行打印口和需要编程的CPLD拥有的ISP接口直接对其进行编程，器件在编程后立即进入正常工作状态。 Byteblaster（MV）下载电缆与Altera器件的接口一般是10芯的接口，引脚对应关系如图2.2所示，10芯连接信号如表2.1所示。,2.2.2 MAX7000系列器件编程,图2.2 10芯接口,这种CPLD编程方式的出现，改变了传统的使用专用编程器编程方法的诸多不便。 图2.3所示是Altera CPLD器件的ISP编程连接图，其中Byteblaster（MV）与
9、计算机并口相连。 MV即混合电压的意思。,表2.1 10芯接口各引脚信号名称,图2.3 CPLD编程下载连接图,必须指出，Altera的MAX7000系列CPLD是采用IEEE1149.1JTAG（Joint Test Action Group）接口方式对器件进行在系统编程的，在图2.3中与Byteblaster的10芯接口相连的是TCK、TDO、TMS和TDI这4条JTAG信号线。 JTAG接口本来是用来做边界扫描测试（Board Scan Test，BST）来测试电路板上集成电路芯片能力的，现在把它用做编程接口则可以省去专用的编程接口，减少系统的引出线。 由于JTAG是工业标准的IEEE1
10、149.1边界扫描测试的访问接口，用做编程功能有利于各可编程逻辑器件编程接口的统一。 编程标准IEEE1532，对JTAG编程方式进行标准化统一。,2.3 现场可编程门阵列,2.3.1 Altera公司FLEX10K系列 2.3.2 现场可编程门阵列FPGA的配置 2.3.3 Altera公司其他FPGA产品 简介,现场可编程门阵列（FPGA）是20世纪80年代出现的一种新型可编程逻辑器件。 它由若干独立的可编程逻辑模块组成，用户可以通过编程将这些模块连接成所需要的数字系统。 因为这些模块的排列形式和门阵列（Gate Array）中单元的排列形式相似，所以沿用了门阵列的名称。 FPGA属高密度
11、的PLD，其集成度非常高，多用于大规模逻辑电路的设计。,FPGA就其技术特性而言可分两大类：一类是基于反熔丝（Anti-Fuse）技术的FPGA，如Actel，Quicklogic的部分产品就采用这种工艺。 它不能重复擦写，所以初期开发过程比较麻烦，费用也较高。 但反熔丝技术也有许多优点：布线能力更强，系统速度更快，功耗更低，同时抗辐射能力强，耐高温，可加密等，在军事及航空航天的有特殊要求的领域运用较多。 另一类是基于查找表（Look-Up Table，LUT）技术和SRAM工艺的FPGA，它使用的最为广泛，也是我们学习的重点，本节是以Altera 公司的基于LUT技术和SRAM工艺的FLEX
12、10K系列器件为例来介绍FPGA的基本结构和原理。,2.3.1 Altera公司FLEX10K系列,1概述 2FLEX10K系列器件的结构,图2.4 FLEX10K内部结构,FPGA的配置是指经过用户设计输入并经过开发系统编译后产生的配置数据文件，将其装入FPGA芯片内部的可配置存储器的过程，即FPGA器件编程数据的下载。 只有经过逻辑配置后，FPGA才能实现用户需要的逻辑功能。,2.3.2 现场可编程门阵列FPGA的配置,表2.2 Altera FPGA常用配置器件,在实际应用中，常常希望能随时更新其中的内容，但又不希望再把配置器件从电路板上取下来编程。 EPC2就提供了在系统编程能力。 图
13、2.5所示是EPC2的编程和配置电路。EPC2本身的编程由JTAG接口来完成，FPGA的配置既可由Byteblaster（MV）配置，也可用EPC2来配置，这时，Byteblaster端口的任务是对EPC2进行ISP方式下载。,图2.5 EPC2 配置FPGA的电路原理图,2.4 可编程逻辑器件的设计流程,可编程逻辑器件的设计是指利用开发软件和编程工具对器件进行开发的过程。 它包括设计准备、设计输入、设计处理和器件编程4个步骤以及相应的功能仿真、时序仿真和器件测试3个设计验证过程。 设计流程如图2.6所示。,图2.6 可编程逻辑器件的设计流程,1设计准备,在对可编程逻辑器件的芯片进行设计之前，
14、设计者要根据任务的要求，进行功能描述及逻辑划分，按所设计任务的形式划分为若干模块，并画出功能框图，确定输入和输出管脚。 再根据系统所要完成功能的复杂程度，对工作速度和器件本身的资源、连线的可布通性等方面进行权衡，选择合适的设计方案。,在前面已经介绍过，数字系统的设计方法通常采用从顶向下的设计方法，这也是基于芯片的系统设计的主要方法。 由于高层次的设计与器件及工艺无关，而且在芯片设计前就可以用软件仿真手段验证系统可行性，因此它有利于在早期发现结构设计中发现错误，避免不必要的重复设计，提高设计的一次成功率。 自顶向下的设计采用功能分割的方法从顶向下逐次进行划分，这种层次化设计的另一个优点是支持模块
15、化，从而可以提高设计效率。,2设计输入,设计者将所设计的系统或电路以开发软件要求的某种形式表现出来，送入计算机的过程称为设计输入。 设计输入通常有以下几种方式。,（1）原理图输入方式,这是一种最直接的输入方式，它使用软件系统提供的元器件库及各种符号和连线画出原理图，形成原理图输入文件。 这种方式大多用在对系统及各部分电路很熟悉的情况，或在系统对时间特性要求较高的场合。 当系统功能较复杂时，输入方式效率低。 它的主要优点是容易实现仿真，便于信号的观察和电路的调整。,（2）硬件描述语言输入方式,硬件描述语言用文本方式描述设计，它分为普通硬件描述语言和行为描述语言。 普通硬件描述语言有ABEL-HD
16、L、CUPL等，它们支持逻辑方程、真值表、状态机等逻辑表达方式，目前在逻辑电路设计中已较少使用。,行为描述是目前常用的高层次硬件描述语言，有VHDL和Verilog-HDL等，它们都已成为IEEE标准，并且有许多突出的优点，如工艺的无关性，可以在系统设计、逻辑验证阶段便可确立方案的可行性，如语言的公开可利用性，使它们便于实现大规模系统的设计等。 同时硬件描述语言具有较强的逻辑描述和仿真功能，而且输入效率高，在不同的设计输入库之间转换非常方便。 因此，运用VHDL、Verilog-HDL硬件描述语言设计已是当前的趋势。,（3）原理图和硬件描述语言混合输入方式,原理图和硬件描述语言混合输入方式是一种层次化的设计输入方法。 在层次化设计输入中，硬件描述语言常用于底层的逻辑电路设计，原理图常用于顶层的电路设计。 这是在设计较复杂的逻辑电路时的一种常用的描述方式。,（4）波形输入方式,波形输入主要用于建立和编程波形设计文件及输入仿真向量和功能测试向量。 波形设计输入适合于时序逻辑和有重复性的逻辑函数。 系统软件可以根据用户的输入/输出波形自动生成逻辑关系。 波形编辑功能还允许设
