《VHDL复杂数字系统设计 教学课件 ppt 作者 金西_ 第5章》由会员分享，可在线阅读，更多相关《VHDL复杂数字系统设计 教学课件 ppt 作者 金西_ 第5章（208页珍藏版）》请在金锄头文库上搜索。
1、第五章 版图编辑与版图验证,5.1 版图设计基础 5.2 Tanner Research Tools组成与功能 5.3 版图设计流程和方法研究 5.4 版图生成、验证 复习思考题,5.1 版图设计基础,5.1.1 版图设计方法简介 1. 版图设计方法 目前的版图设计方法有三种： (1) 人工设计。人工设计和绘制版图有利于充分利用芯片面积，并能满足多种电路性能要求。但是效率低，周期长，容易出错，特别是不能设计规模稍大一些的电路版图。 因此，该方法多用于随机格式的、 产量较大的MSI和LSI或单元库的建立。,(2) 计算机辅助设计。在计算机辅助设计系统数据库中， 预先存入版图的基本图形，形成图形库
2、。设计者通过一定的操作命令可以调用、 修改、 变换和装配库中的图形，从而形成设计者所需要的版图。 在整个设计过程中，设计者可以通过显示器显示来观察任意层次版图的局部和全貌；可以通过键盘、 数字化仪或光笔进行设计操作；可以通过绘图仪得到所要绘制的版图图形。利用计算机辅助设计，可以降低设计费用， 缩短设计周期。,(3) 自动化设计。 在版图自动设计系统的数据库中，预先设计好各种结构单元的电路图、电路性能参数及版图，并有相应的设计软件。 在版图设计时，只要将设计的网表文件(Netlist)输入到自动设计系统中，再输入版图的设计规则和电路的性能要求， 自动设计软件就可以进行自动布局设计与自动布线设计，
3、 并根据设计要求进行设计优化，最终输出版图。,2. 版图设计过程 版图设计的输入是电路的元件说明和网表文件， 其输出是设计好的版图。 在通常情况下，整个版图设计可分为划分(Partition)、 布图规划(Floorplanning)、 布局(Placement)、布线(Routing)和压缩(Compaction)。 (1) 划分。由于一个芯片包含上千万个晶体管， 加之受计算机存储空间和计算能力的限制，通常我们把整个电路划分成若干个模块，将处理问题的规模缩小。 划分时要考虑的因素包括模块的大小、 模块的数目和模块之间的连线数等。 ,(2) 布图规划和布局。布图规划是根据模块包含的器件数估计其
4、面积，再根据该模块和其它模块的连接关系以及上一层模块或芯片的形状估计该模块的形状和相对位置。 布局的任务是确定模块在芯片上的精确位置，其目标是在保证布通的前提下使芯片面积尽可能小。,(3) 布线。布线阶段的首要目标是百分之百地完成模块间的互连，其次是在完成布线的前提下进一步优化布线结果，如提高电性能， 减小通孔数等。 (4) 压缩。压缩是布线完成后的优化处理过程，它试图进一步减小芯片的面积。目前常用的有一维压缩和二维压缩，较为成熟的是一维压缩技术。在压缩过程中必须保证版图几何图形间不违反设计规则。 整个布图过程可以用图来表示，布图过程往往是一个反复迭代求解过程。必须注意布图中各个步骤算法间目标
5、函数的一致性， 前面阶段的算法要尽可能考虑到对后续阶段的影响。,3. 版图自动设计中的基本问题 VLSI版图是一组有规则的由若干层平面几何图形元素组成的集合。通常，这些图形元素只限于曼哈顿图形，即只由垂直边和水平边构成的图形， 且在同一层内不允许重叠。 (1) 图的定义及数据结构。需要了解的基本术语有：图、 完全图和子图、 通路和回路、连接图和树、有向图、 二分图、 平面图。有关的数据结构有：邻接矩阵、 关联矩阵、边-节点表（数组）和链表结构。,(2) 算法及算法复杂性。由于我们面对的处理对象是上千万个，甚至是上亿个图形，即使是二次方数量级的算法也是无法实现的。 以下算法和问题都是值得关注的。
6、 需要考虑算法问题及算法复杂性、最优化问题、可行解问题、 NP-困难问题。 一些图论中问题的复杂性，如判别平面性、 最小生成树、最短路（从一点到所有点）、所有节点间的最短路，平面化、 着色、 最长路、 斯坦纳树、旅行商问题等一些NP问题。, 几种求解NP-困难问题的方法。 限制问题的范围： 只对某一类问题求解。 例如， 在求图上的最小树时只求最小生成树，即限制问题数量的交叉点只能是原有的顶点。 求最小生成树可在一个多项式时间内求解，但不一定能获得最小树。 限制问题的规模： 例如， 旅行商问题的分区优化。 分支定界法。 启发式算法。,(3) 基本算法。 现在常用的图论算法有：DFS、 BFS、最
7、短路径、最小生成树、斯坦纳树算法、匹配算法、网络流问题； 计算几何算法有：扫描线算法； 基于运筹学的算法有：构形图和局部搜索、线性规划、整数规划、 动态规划、 非线性规划、 模拟退火法。 (4) 版图数据的基本操作有：点查找、邻接查找、区域搜索、 定向区域遍历、模块插入、模块删除、推移、压缩、建立通道。 基本数据结构有：链表结构、基于BIN的结构、邻接指针、角勾链、 四叉树和二叉排序树等。,4. 复杂数字系统中的版图设计问题 版图设计主要包括模块划分、 模块规划、 布局、布线、 版图集成等环节，是一个组合排列规划和合理拼接图形的工作， 是在一个规则形状的平面区域内不重叠地布置多个部件，在各部件
8、之间依据电路图的信号连接要求进行连线。 虽然版图设计方法日益完善，针对版图设计的各个环节，各式各样的设计软件应运而生，使版图设计自动化，但是，无论何种方法，都是针对所有模块版图的共性而开发的， 对于某一个或某一类模块的特性，软件常显得力不从心。为了利用模块的特性进行版图设计，以追求指标较高的版图，对版图特别是单元库的手工设计的探索和研究是很有必要的。,复杂数字系统版图设计的主要技术指标如下： (1) 延时性能。只有延时满足模块功能时序的版图才是合格的。 延时缩短有利于模块速度的提高。 (2) 功耗指标。功耗的大小是衡量版图性能的重要指标。 只有功耗较小的版图才具有实用性。 (3) 面积大小。面
9、积大小将直接影响芯片的成本。必须最大限度提高面积的利用率。 (4) 调整能力。版图设计必须有利于版图的最终调整。调整是版图符合模块功能要求的必经之路。,5.1.2 版图设计规则 1. 设计规则的内容与作用 (1) 设计规则是集成电路设计与制造的桥梁。如何向电路设计及版图设计工程师精确说明工艺线的加工能力，就是设计规则描述的内容。 (2) 这些规则是以掩模版各层几何图形的宽度、间距及重叠量等最小允许值的形式出现的。 (3) 设计规则本身并不代表光刻、化学腐蚀、对准容差的极限尺寸， 它所代表的是容差的要求。,2. 设计规则的描述 (1) 自由格式。一般的MOS集成电路的研制和生产，基本上采用这类规
10、则，其中每个被规定的尺寸之间没有必然的比例关系。显然，在这种方法所规定的规则中，对于一个设计级别， 就要有一整套数字，因而显得烦琐，但由于各尺寸相对独立， 因此，可把尺寸定得合理。 (2) 规整格式。其基本思想是由Mead和Conway提出的，在这类规则中，把绝大多数尺寸规定为某一特征尺寸“”的某个倍数。,3. 简单的规则 (1) 最小宽度及间距的规则如表5-1所示，宽度及间距的含义如图5-1所示。 Diff：两个扩散区之间的间距不仅取决于工艺上几何图形的分辨率，还取决于所形成的器件的物理参数。如果两个扩散区靠得太近，在工作时可能会连通， 产生不希望出现的电流。 Poly-Si： 多晶硅取决于
11、工艺上几何图形的分辨率。 Al：铝生长在最不平坦的二氧化硅上，因此，铝的宽度和间距都要大些，以免短路或断铝。 Diff-Poly：无关多晶硅与扩散区不能相互重叠，否则将产生寄生电容或寄生晶体管。,表5-1 最小宽度及间距的规则表,图 5-1 宽度及间距的含义图,(2) 接触孔的大小规则如图5-2所示。 孔的大小： 22； Diff、 Poly的包孔：1； 孔间距： 1； (3) 晶体管的规则如图5-3所示。 多晶硅与扩散区的最小间距：； 栅出头： 2， 否则会出现S、 D短路的现象； 扩散区出头： 2，以保证S或D有一定的面积。,图 5-2 接触孔的大小规则示意图,图 5-3 晶体管的规则示意
12、图,图 5-4 P阱规则示意图,(4) P阱规则如图 5-4所示。 , A1=4： 最小P阱宽度； A2=2/6：P阱间距。当两个P阱同电位时，A2=2； 当两个P阱异电位时，A2=6； A3=3： P阱边沿与内部薄氧化区(有源区)的间距； A4=5： P阱边沿与外部薄氧化区(有源区)的间距； A5=8： P管薄氧化区与N管薄氧化区的间距。 ,4. 深亚微米CMOS设计规则 我们知道，当前数字系统芯片的制作工艺主要是CMOS工艺，CMOS中的门电路是由非门、与门等组合构成的。下面， 我们以最常见的CMOS双阱工艺的非门(反相器)来介绍在深亚微米电路中的设计规则描述(仅介绍N阱和有源区，其余略)
13、。 反相器的CMOS工艺剖面图与布局图如图5-5所示。,图 5-5 反相器的CMOS工艺剖面图与布局图,(1) 基本定义如图5-6所示。当我们确定最终芯片设计工艺流程后，应先将工艺厂家提供的设计(版图)规则理解并熟记，然后在设计中务必遵守这些规则。,图 5-6 基本定义,图 5-7 NW(N阱)设计规则,(2) NW(阱)设计规则如图5-7所示。图5-7中规则编号1.a、 1.b、1.c的意义如表5-2所示。,表 5-2 NW(N阱)设计规则,(3) 有源区设计规则如图5-8所示。图5-8中规则编号2.a、 2.b、 2.c、 2.d、 2.e、 2.f、 2.g、 2.h、 2.i、2.j的
14、意义分别如表5-3所示。,图5-8 有源区设计规则示意图,表5-3 OC(薄氧化层)设计规则,5.2 Tanner Research Tools组成与功能,5.2.1 安装并熟悉L-edit Pro 9.0/8.版 (1) 访问http: /或到FTP网站查找并下载Ledit Pro 9.0/8.的最新教学版本， 安装到本地硬盘。,(2) 安装完毕后，可启动L-edit Pro，以熟悉其基本用法。 例如，首先启动L-edit 8.3版，其界面是标准的Windows风格， 这一点有别于Cadence等UNI系统的EDA工具。点击“File”菜单下的“Open”命令，则弹出“打开”对话框。分别选择
15、“Samples”文件夹下“Spr”子文件夹中“Eamples”子文件夹的light.tdb、 lighslb.tdb文件，参见图5-9。,图5-9 “打开”对话框,(3) 在lighslb.tdb文件被打开后， 在如图5-10所示的下拉钮中可拖出“Top-Down-all cell”等4种库类型供我们选用。 (4) 例如，要选中一个“Inv”器件进行相关的操作，则出现如图5-10右下方所示的“虚线图框”。,图 5-10 打开“Eample”中“Inv”版图,(5) 为便于操作，可先将其它与“Inv”无关的窗口关闭， 再将鼠标光标移至“层单元颜色区”。例如，指向红色的“Poly”层， 右击弹出
16、下拉菜单， 其中第一行命令为“Show Poly”, 它表示当前激活并选中的是显示“多晶硅层”。 如果选择下拉菜单中的“Hide All”，则将所有层都隐藏；反之，选“Show All”，则所有的层都显示，详见图5-11所示。一般应用时， 先隐藏全部再逐一显示各层。 (6) 选取“Samples”文件夹下的其它子文件夹中的文件，再分别演示和熟悉诸如DRC等操作步骤。,图 5-11 “层”打开和隐藏命令示意图,5.2.2 安装DOS版L-edit 5.0 L-edit Pro 9.0/8.功能繁多， 初学者如果没有特殊的要求， 可以选用L-edit 5.0，其大小只有几百KB。 其主要功能和基本用法和基于Windows的最新版类似，对于小规模版图，尤
