《ARM嵌入式系统原理及应用开发 教学课件 ppt 作者 谭会生 1-5 第5章》由会员分享，可在线阅读，更多相关《ARM嵌入式系统原理及应用开发 教学课件 ppt 作者 谭会生 1-5 第5章（508页珍藏版）》请在金锄头文库上搜索。
1、第5章 ARM嵌入式处理器及其应用编程,5.1 典型ARM嵌入式处理器结构概述 5.2 ARM处理器芯片的应用选择 5.3 ARM处理器中的控制寄存器 5.4 S3C44B0X内部存储控制类 5.5 S3C44B0X内部输入输出类 5.6 S3C44B0X内部中断控制可编程组件及应用编程 5.7 S3C44B0X内部计数/定时类可编程组件及应用编程 5.8 S3C44B0X内部通信控制类可编程组件及应用编程 5.9 S3C44B0X内部总线接口类可编程组件及应用编程 5.10 S3C44B0X内部ADC可编程组件及应用编程 5.11 S3C44B0X嵌入式微处理器外部接口电路设计,5.1 典型
2、ARM嵌入式处理器结构概述 5.1.1 S3C44B0X嵌入式微处理器的体系结构 S3C44B0X微处理器的内部体系结构如图5.1所示。它采用ARM7TDMI核，为32位嵌入式微处理器。S3C44B0X内部集成了8 KB的Cache(指令和数据共用)、写缓冲器、存储器控制器、LCD控制器、中断控制器、总线仲裁器、电源管理单元、时钟发生器、通用并行口GPIO、异步通信串行口UART、I2C总线控制器、I2S总线控制器、同步串行口SIO、5路16位PWM定时器、16位看门狗定时器、8路10位A/D转换器、实时钟电路以及JTAG接口。,图5.1 S3C44B0X微处理器内部体系结构,S3C44B0X
3、采用两种封装形式，一种是160个引脚的LQFP封装，其引脚分布如图5.2(a)所示；另一种是160个引脚的FBGA封装，如图5.2(b)所示。它的160个引脚包括总线控制信号、DRAM/SDRAM/SRAM信号、LCD控制信号、中断控制信号、PWM控制信号、DMA控制信号、UART控制信号、I2C总线控制信号、I2S总线控制信号、通用串行口SIO控制信号、ADC控制信号、GPIO控制信号、时钟和复位信号、JTAG测试逻辑控制信号以及电源等信号引脚。S3C44B0X的许多引脚是分时复用的，以节省引脚数。S3C44B0X中各引脚信号的含义见表5.1。,图5.2 S3C44B0X的外部引脚,5.1.
4、2 S3C2410X/S3C2440X嵌入式微处理器的体系结构 S3C2410X微处理器的内部体系结构如图5.3所示。S3C2410X/S3C2440X采用ARM920T核，而ARM920T又集成了ARM9TDMI，所以是中高档32位嵌入式微处理器。由于采用ARM920T体系结构，因此内部具有分离的16 KB大小的指令缓存和数据缓存。同时，它采用哈佛体系结构将程序存储器与数据存储器分开，加入了存储器部件(MMU)，采用5级指令流水线。它使用ARM公司特有的AMBA总线，对于高速设备采用AHB总线，而对于低速内部外设则采用APB总线。AHB通过桥接器转换成APB。,图5.3 S3C2410X微处
5、理器内部体系结构,S3C2410X/S3C2440X内部集成了许多外设接口，除了S3C44B0X所有内部外设，还增加了许多工作新外设接口，主要的内部外设包括与AHB总线相连的高速接口，如LCD接口、USB接口、中断控制接口、电源管理接口、存储器接口、Boot Loader接口，与APB总线相连的低速接口，如3个通用异步通信接口(UART0、UART1、UART2)、SDI/MMC接口、看门狗定时器、总线控制器、2个SPI接口、4个PWM定时器、实时钟、通用并行端口、I2C总线接口及I2S总线接口。 S3C2410X/S3C2440X采用272脚的FBGA封装，其外部引脚示意如图5.4所示。详细
6、引脚定义可参见S3C2410X及S3C2440X用户手册。,图5.4 S3C2410X/S3C2440X微处理器外部引脚示意,5.1.3 LPC2000嵌入式微控制器的体系结构 LPC2000系列微控制器的内部结构如图5.5所示，它们均采用ARM7TDMI-S内核，外围配制了若干实用组件。ARM7TDMI-S配制为小端模式。 AHB外设分配了2 MB的地址范围，它位于4 GB ARM寻址空间的最顶端，每个AHB外设都分配了16 KB的地址空间。LPC2000系列微控制器的外设功能(除中断控制器)都连接到VPB总线(VLSI外设总线)，AHB到VPB的桥将VPB总线与AHB总线相接。VPB外设也
7、分配了2 MB的地址范围，从3.5 GB地址点开始，每个VPB外设都分配了16 KB的地址空间。,图5.5 LPC2000系列微控制器的内部结构,内部存储器包括无等待SRAM和Flash(型号不同时，容量大小不一样，详见表3.1)。 系统功能包括：维持芯片工作的一些基本功能，如系统时钟、复位等；向量中断控制器(VIC)可以减少中断的影响时间，最多可以管理32个中断请求；外部存储控制器(EMC)支持4个Bank的外部SRAM或Flash，每个Bank最多16 MB；I2C串行接口为标准的I2C总线接口，支持最高速度400 kb/s；具有两个完全独立的SPI控制器，遵循SPI规范，可配置为SPI主
8、机或从机；具有两个UART接口，均包含16字节的接收/发送FIFO，内置波特率发生器。其中，UARTI具有调制解调器接口功能；在LPC2119/2129/2290/2292/2294等芯片中包含CAN(Controller Area Network)总线接口。 LPC2000系列大部分内部集成了FLASH和SRAM，通常应用于外部无需扩展的程序存储器和数据存储器。其所构成的嵌入式系统结构紧凑、体积小、价格低、可靠性高，而且大部分产品为工业级，被广泛应用于工业控制领域。,5.1.4 AT91FR40162嵌入式微控制器的体系结构,图5.6 AT91FR40162微控制器结构框图,AT91R400
9、08体系结构包括两条主要总线，即先进的系统总线(ASB)和先进的外围总线(APB)。ASB被设计为最佳性能，由存储控制器控制。ARM7TDMI通过ASB与片内32位存储器、外部总线接口EBI和AMBA桥进行接口。AMBA桥驱动APB，APB被设计用于访问片内外围，并且进行了低功耗优化。AT91FR40162将ARM7TDMI处理器的ICE端口接到一些专用的引脚上，从而为目标调试提供了完整、低价且易用的调试解决方案。 AT91FR40162除了采用ARM7TDMI处理器核外，其内部还集成了256 KB的片内SRAM和1024 K字(Word)的16位Flash存储器，还有完全可编程的外部总线接口
10、(EBI)、 8个优先级且可以独立屏蔽的向量中断控制器、32个可编程的I/O接口线、3通道的16位定时器/计数器、2个通用同步/异步收发器(USART)及可编程的看门狗定时器，能实现完全静态的操作，具有先进的省电特性。,AT91FR40612集成了多个内部外设，它们被分成系统外设和用户外设两类。所有的片内外设都可以通过AMBA桥接受32位访问。外围存储器由控制寄存器、模式寄存器、数据寄存器、状态寄存器和使能/禁止/状态寄存器组成。外围数据控制器PDC在片内USART和片内或片外的存储器之间传输数据，并且无须处理器的介入。最重要的一点就是，PDC消除了数据传输中断的额外开销，在不需要重设编程起始
11、地址的情况下可以连续传输高达64 KB的数据。这样不仅增加了微控制器的性能，而且降低了功耗。 外部总线接口(EBI)通过一条8位或16位数据总线控制外部存储器或外部设备，它通 过APB被编程。每一条芯片选择口线有它自己的编程寄存器。,5.1.5 XScale嵌入式微处理器PXA250的体系结构 Intel XScale PXA250嵌入式微处理器的结构如图5.7所示。PXA250的主要特点有高性能、低功耗、I/O扩展、外围控制模块丰富及时钟控制多样(有5种时钟源)等。其中高性能主要指PXA250采用XScale处理器核、采用7级超级指令流水线、支持多媒体处理技术等。PXA250的外围控制模块主
12、要包括16通道可配置DMA控制器、LCD控制器、920 kb/s蓝牙(Bluetooth)接口、串行端口(IrDA、I2C、I2S、AC97、3个UARTS、SPI、SSP)及USB接口等。,图5.7 PXA250微处理器结构框图,Intel XScale内核采用带有一个增强型存储器管道的超级流水线RISC处理器架构的体系结构。这款新型、高性能、低功耗的微构架兼容ARMv5TE ISA指令集(不支持浮点指令集)。,超级流水线结构由整型管道、存储器管道和MAC管道构成。整型管道包括7级流水线结构，即取指令1(分支目标缓冲器)取指令2译码寄存/移位ALU实现状态执行回复；存储器管道除包括整型管道的
13、前5级外，后接3个高速缓存，即数据缓存1、数据缓存2和数据回复缓存，为8级流水线结构；MAC管道是69级的流水线结构，包括整型管道的前4级和4级MAC段，以及一个数据回复缓存，其中MAC2MAC4的选通由数据决定。流水线结构级数越多，越能提高指令的执行速度，使用分支目标缓冲器的目的在于成功地预知分支指令的结果。128个入口的分支目标缓冲器的每个入口都包含了分支指令的地址、与分支指令相联系的目标地址以及该分支的执行情况，它由协处理器15使能。分支目标缓冲器的使用旨在避免超级流水线结构中的分支延迟。,PXA250 CPU的MM(IMMU和DMMU)均提供了一个32项的转换旁路缓存器(ITLB和DT
14、LB)，它们的每一项均可映射存储器中的段、大页和小页。为了保证内核周期存取指令和数据，PXA250包含了一个32 KB的指令缓存和数据缓存。另外，为了避免数据缓存内数据流存取的频繁变化，还提供了一个2 KB的微小数据缓存。指令和数据缓存都是具有32个入口和32路相连的缓存，每路均包含一个标志地址、32字节的高速缓存队列和一个有效位，并且采用循环方式进行刷新存储。微小数据续存是一个具有32个入口和两路相连的缓存，同样采用循环方式进行刷新存储。 PXA250内核提供了具有四个入口的全缓冲和挂起缓冲，用于提升内核性能，与数据缓存和小数据缓存协同工作。此外还有一个8入口的写缓冲，每个入口可保存16字节
15、，它从内核、数据缓存或微小数据缓存中得到数据，在系统总线选通前用于暂存数据。,5.1.6 STR710F系列嵌入式处理器的体系结构 STR710F系列嵌入式处理器内部集成了ARM7TMDI内核，其内部体系结构如图5.8所示。 1存储器 STR710F系列嵌入式处理器包括272 KB的Flash以及64 KB的SRAM，并配有外部存储器接口(EMI)，可以外接大容量外部程序或数据存储器。其内部的SRAM可通过外接备用电池来长期保存信息，且而消耗的功率极小，可用于手持设备。,2通信接口 STR710F系列嵌入式处理器内置的通信接口十分丰富，是至今为止通信接口最全的系列嵌入式处理器，包括两个I2C总
16、线接口(一个与SPI复用)、四个UART异步通信接口、两个带缓冲功能的同步串行接口(BSPI0、BSPI1)、一个CAN2.0通信接口、一个USB2.0接口以及一个高级数据链路控制(HDLC)同步通信接口。 3时钟与定时器接口 STR710F系列嵌入式处理器的RTC模块(实时钟)具有日历功能及后备振荡器；此外还有五个定时器，包括一个16位WDT及四个16位定时器。,4多个通用I/O STR710F系列嵌入式处理器具有30/32/48个多功能双向I/O，其中有14个具有中断功能，在许多应用场合具有很大应用优势。 54通道12位ADC 与众不同的是STR710F系列嵌入式处理器具有4通道的12位ADC，解决了多数嵌入式处理器因为只有10位ADC而不能满足测量精度要求的问题。 6锁相环分频器 STR710F系列嵌入式处理器与其他嵌入式处理器一样具有锁相环分频器，用于给ARM7TMDI内核提供工作频率及给JTAG调试接口提供调试手段。,图5.8 STR710F系列内部结构,5.2 ARM处理器芯片的应用选
