《电子测量技术 教学课件 ppt 作者 夏哲雷 第8章》由会员分享，可在线阅读，更多相关《电子测量技术 教学课件 ppt 作者 夏哲雷 第8章（43页珍藏版）》请在金锄头文库上搜索。
1、数据域测量,第8章,第8章 数据域测量,8.1概述 8.2数字信号发生器 8.3 逻辑分析仪的构成与原理,8.1 概述,8.1.1 数据域测量基础,在现代数字电路和系统中，对数据流信息的测试技术被称为数据域测试技术，简称数据域测试。 数据域测量是测试数字量或电路的逻辑状态随时间变化而变化的特性，其测量目的： 确定系统中是否存在故障,称为合格/失效测试,或称故障检测； 可确定故障的位置，称为故障定位。 主要研究对象有:数字系统中数据流、协议与格式、数字应用芯片与系统结构、数字系统特征的状态空间表征等。,数据流,数据流的表示方式如图8-1所示， 图中以十进制计数器为例,在输入量时钟(CLK) 序列
2、信号作用下,计数器的输出是由4位二进制码组成的数据流,这个数据流可以用高低电平表示两种逻辑状态,称为逻辑定时显示方式,如图8-1a所示； 亦可用在时钟序列作用下的数据字表示,这个数据字是由各信号状态的二进制码组成的,称为逻辑状态显示方式,如图8-1b所示。 虽然两种表示方法形式不同,但表示的数据流内容是一致的。,图8-1 数据流的表示方式 a)逻辑定时显示方式 b)逻辑状态显示方式,数据域测量基础,数据系统信号特征及检测要求 1)数字系统可传输多路数据。 2)数据信号为有序数据流。 3)数据信息的传递方式具有多样性,如串行和并行、同步和异步传递方式。 4)数据信号往往是非周期性的或单次的,如微
3、计算机系统的数据流存在着大量单次或非周期性信号,这一特点决定了它很难用非存储式示波器等传统仪器检测。 5)数字信息工作速率变化范围大,一般从纳秒级至秒级。 6)数字系统常由硬件和软件构成,其数字信息互相穿插,互相影响。,图8-2 数据域测量系统的基本结构,数据域测量基础,2.数据域测量的基本原理 数据域测量系统的基本结构如下图所示。 根据不同的任务要求,数字信号发生器需要能够输出多路具有一定逻辑关系的数据脉冲序列。,8.1.2 数据域测量的基本仪器,数字信号发生器 数字信号发生器的基本功能是产生数据域测量所需的各种波形，并以一定的电信号施加在被测系统上，其作用是用来模拟数字系统功能测试和参数测
4、试的激励信号。 数字信号发生器输出的图形是形式、长度和宽度均可编程的并行或串行数据。发生器的输出是承载了上面数据流的一组电信号，其电平和速率可编程，并由触发、选通信号和时钟信号来控制。,数据域测量的基本仪器,数字信号发生器 在功能测试中激励电信号的各项参数应尽量为理想值，在此条件下可找出被测系统的输出。参数测试中则须改变电信号的各项参数，如电平、定时、输入信号的转换时间等，在被测系统状态不变的情况下，找出电信号参数可能的变化范围。,数据域测量的基本仪器,逻辑分析仪 逻辑分析仪是数据域测量的基本仪器，其基本功能是采集、存储并以多种方式显示数字系统中的数据流，可用于测量数字信号的逻辑状态与时间的关
5、系。 逻辑分析仪可分为 状态分析仪 定时分析仪 主要区别在于显示和时钟方式不同。,逻辑分析仪,逻辑状态分析仪的数据采集是在被测系统的时钟下实现的，分析仪与被测系统同步工作，主要用于监测数字系统的工作程序，如软件测试。其测量结果用“0”、“l”序列显示。 逻辑定时分析仪在自身的内时钟控制下采集数据,分析仪与被测系统异步工作。 为了准确得到信号在各时间点的状态,内时钟频率应为被测系统时钟频率的510倍。 定时分析仪采用与示波器相同的方式显示信息,水平轴代表时间,垂直轴代表电压幅度。它能检测出硬件系统的工作时序及毛刺等瞬时故障,主要用于系统的硬件测试。,8.2 数字信号发生器,数字信号发生器,数字信
6、号发生器又称数据发生器、图形或模式发生器，它用来提供多位不同逻辑值的信号或信号序列。 数据域测量使用的数字信号形式众多，因此对数字信号发生器输出信号有着许多不同的要求。为了适应这个特点，数字信号发生器多采用模块式结构。仪器的信号产生和输出部分由多个模块组成，每个模块包含多个数据通道。,数字信号发生器,数字信号发生器的结构包含地址发生器、波形 (或码型) 存储器、位移寄存器等。 数据产生的核心是数据存储器。 与任意波形信号发生器相似，在测量之前，需根据要求设计每个通道的数据序列，然后对各通道进行初始化。这期间将每个通道的数据序列写入数据存储器。在执行测试过程中，利用计数器产生数据存储器的地址。每
7、一个有效时钟沿计数器将地址加1，这样数据存储器中的数据随着地址的变化被逐一输出。,数字信号发生器结构,下图是一种数字信号发生器是结构图。主机部分包括信号处理单元、中央处理单元和人机接口等,数据的产生,数字信号发生器作为一种通用的测试设备，配备了高速数据产生功能，能够产生大数据量的高速可编程串行数据。 通常情况下，如果要对被测设备进行全面的测试,必须创建较长的测试脉冲,但是要求存储器的存储容量做到能存储全面测试数字设备所需的大量码型字非常困难。 借助数据发生器强大的数据循环功能，就可以生成超长的复杂数据，减少大量繁琐的数据编程工作。,数据序列,数字信号发生器一般可产生三种主要的数据序列 第一种序
8、列如图8-4a所示,这是一个循环序列,它将数据存储器中的某个数据块重复指定的次数（1次或有限次）。这种序列可用有限的存储深度来提供非常长的数据流。 第二种序列如图8-4b,它们以规定的循环次数,重复输出存储在存储器中两个地址之间的第一个数据块,并且将存储在存储器中另一个地址上的第二个数据块按规定的次数输出。这种序列的一个重要作用是：第一个循环(重复次数为1)作为预置,而第二个循环载有地址信息,用于测试通信电路,因它载有测试信息,故称为有效信息载体。,数据序列,数字信号发生器还可通过外部输入信号的控制来改变数据序列,这种能力被称为事件分支。 在这种工作方式下,数字信号发生器首先输出每一个数据流,
9、当输入的控制信号有效时就输出预选定义的第二个数据流。 图8-4c示出了一个在第四个数据位之后有分枝点的序列,根据分支条件数字信号发生器可输出不同的数据序列。,图8-4 典型数据流控制流程 a)简单循环方式 b)部分循环方式 c)条件方式,伪随机序列,在有效应用场合,数据存储方式不能满足所需数据流的要求。 例如,在数字通信中,信道中传输的数据流在实际中是无法预先设置的。因此,在数字通信系统中只能用随机数据来激励。 由于产生真正的随机序列在技术上还有困难,实际中采用伪随机二进制序列(PRBS)作为激励。 图8-5所示的发生器是一种通用的伪随机序列发生器。该发生器由m个D触发器首尾相接构成m段移位寄
10、存器,其中触发器采用同步时钟。移位寄存器的输入端可选择加载初始数据或反馈数据。,图8-5 伪随机序列发生器,数字信号发生器的主要技术指标,(1)通道数 (2)最大数据速率 (3)存储深度 (4)输出放大器 (5)偏移和延迟能力 (6)抖动 (7)触发能力,8.3 逻辑分析仪 的构成与原理,8.3.1 逻辑分析仪的构成,逻辑分析仪的基本结构如图8-6所示。 逻辑分析仪主要包括数据采集捕获和数据处理显示两大部分。,图8-6 逻辑分析仪的基本结构,逻辑分析仪,通常,逻辑分析仪先进行数据采集并存储,然后进行数据分析显示。 数据捕获部分包括信号输入、比较采样、触发控制、数据存储和时钟电路等。 外部被测信
11、号通过探头送到信号输入电路,在比较器中与设定的门限电压进行比较,大于门限电压值的信号为高电平,反之为低电平。 采样电路在采样时钟(外时钟或内时钟)控制下对信号进行采样,并将数据流送到触发模块中,产生触发信号。,逻辑分析仪,检测得到的数据按“先进先出”（First-In First Out, 简称FIFO）的方式保存在存储器的循环队列中,而有效数据的确认则依靠触发信号控制。 数据域测量中,触发产生电路在数据流中搜索特定的数据字,称为触发字。当触发字出现时,产生触发信号,以控制数据存储器开始存储有效数据或停止存储数据,以便将数据流送去处理或显示。 数据处理显示部分的首要任务是将存储器里的有效数据以
12、适当的方式显示出来,另外,还需对有效数据进行各种各样的分析处理和形式转换,例如将数据编码反汇编得到原始的汇编语言。,数据捕获,逻辑分析仪测量和分析信号的方式不同于示波器 逻辑分析仪不测量模拟细节,而是检测逻辑门限电平。在输入高于门限电压(Vth)时,电平称为“高”或“1”；相反,当电平低于 Vth 时,则称为“低”或“0”,如图8-7 所示。,图8-7 根据门限电压决定逻辑值,数据捕获,数据获取部分的作用是在被测试的数据流中打开一个窗口,把对分析有意义的数据存入存储器中。 为了将被测逻辑状态存入存储器,通过时钟脉冲周期地对输入数据采样,逻辑分析仪有两种截然不同的采样模式： 定时模式 状态模式,
13、触发,逻辑分析仪的触发识别部分用于从长长的数据流中寻找触发字或触发事件,从而选择出有分析意义的数据流进行存储和显示。 逻辑分析仪通常有以下七种触发方式 起始触发 终端触发 延迟触发 序列触发 计数触发 限定触发 毛刺触发,实时采集存储器,逻辑分析仪的探测、触发和时钟系统都是用于将数据传送到实时采集存储器中。 存储器是仪器的核心不仅存储所有采集的数据,而且是仪器分析和显示数据的源头。 逻辑分析仪拥有能够以仪器采样率存储数据的存储器。这个存储器可以视为一个拥有通道宽度和存储深度的矩阵，如图8-8 所示。 逻辑分析仪对数据连续采样，填充实时采集存储器，根据先进先出原则丢弃溢出的数据。 当触发事件发生
14、时,“暂停”流程开始,存储器中将保留数据。,图8-8 逻辑分析仪的存储器,分析和显示,存储在实时采集存储器中的数据可以在各种显示模式和分析模式下使用。 信息存储后,可以使用不同格式查看这些信息,如定时波形或与源代码相关的指令助记符。 通常逻辑状态分析仪采用各种状态表及图形显示,逻辑定时分析仪采用时序图显示。 状态表是最基本的显示方式,这种方式将各种数制以列表方式显示状态序列,常用的数制有二进制、八进制、十六进制等。 对于地址和数据总线上的信息,采用十六进制显示方式;对于控制总线和其他电路节点上的信息,可用二进制数显示，如图8-9a所示。,分析和显示,为了便于对计算机系统包括软件进行测试分析,
15、逻辑分析仪提供了一种有效的反汇编显示方式。它将采集到的总线数据(指令的机器码),按照被测的微处理器系统的指令系统进行反汇编,然后将反汇编成的汇编程序显示出来,这样可以非常方便地观察指令流,分析程序运行情况,如图8-9b所示。 直方图显示方式给出了系统某些状态的出现几率,常见的直方图有时间直方图和标号直方图两种。利用直方图可方便地检测计算机程序执行时间的分布情况,用以确定各程序模块及整个程序的最小最大和平均执行时间,据此可找出占用CPU时间过长及效率低、质量不高的程序模块,如图8-9c所示,分析和显示,时序图显示方式是逻辑定时分析仪的基本显示方式。其形式与示波器的显示相似,以多踪的形式在屏幕上画
16、出信号对时间变化的波形,如图8-9d所示. 数据序列图形显示是一种坐标显示方式.其X轴表示时间,Y轴按线性标度标记为一系列的数据状态.通常这个数据状态代表一个数值。利用这种方式可以直观地观察数据值随时间的变化过程。 映射图形显示方式是指将屏幕上各点与系统状态一一对应起来，这样系统的状态变化转变为屏幕上光点的运动轨迹。,图8-9 逻辑分析仪常见显示方式 a)状态表显示 b)反汇编显示 c)直方图显示 d)时序图显示,逻辑分析仪性能,定时分析 逻辑分析仪最基本的功能是根据其采集的数据生成时序图。在定时分析时,时钟由逻辑分析仪产生,时钟速率越高,单位时间内采集的信息越多,因此分辨率越好。其关键指标是指逻辑分析仪最小可检测的脉冲的宽度。,图8-10 逻辑分析仪定时分辨率与内时钟的关系,逻辑分析仪性能,状态分析 在状态分析时,时钟由被测系统产生,当时钟有效(时钟发生正沿或负沿跳变)时,逻辑分析仪才采集数据。 时钟必须和系统时钟一样快,但并不是越快越好。 建立时间和保持时间是其关键指标。,逻辑分析仪性能,存储深度 存储深度（记录长度）是另一个关键的逻辑分析仪指标。 能够以采样的数据
