《微型计算机基本原理与接口技术(第二版) 教学课件 ppt 作者 陈红卫 主编 第五章1》由会员分享，可在线阅读，更多相关《微型计算机基本原理与接口技术(第二版) 教学课件 ppt 作者 陈红卫 主编 第五章1（42页珍藏版）》请在金锄头文库上搜索。
1、第五章 存储器,1 概述 2 半导体存储器 3 主存储器设计,1 概述,一、存储器分类,存储器,内存储器 （半导体存储器）,外存储器 （外设）,随机存储器RAM,只读存储器ROM,静态存储器（SRAM） 动态存储器（DRAM）,掩膜ROM PROM EPROM EEPROM,硬盘 软盘 光盘 磁带 闪存,微型计算机系统中的存储器分级组成,在CPU内部的通用寄存器,集成度小的 静态RAM,简称内存，用于存放运行的程序和数据,红区为半导体存储器,绿区其它介质存储器,1. 内存储器特点： 存放正在运行的程序和数据 最大容量取决于CPU地址总线的根数 不需要接口直接与CPU总线相连 2. RAM与RO
2、M RAM读/写存储器，掉电内容丢失，用于存放正在运行的数据 ROM只读，掉电内容不丢失，用于存放固定程序,二 、存储器的性能指标,3. 存取周期 连续启动两次独立的存储器读/写操作所需的最小间隔时间,存储器容量：地址单元*位数 地址单元取决于存储器地址线的根数 位数取决于存储器数据线根数,例如 1KB（10根地址线，8根数据线，有1024个地址，每个地址存放1个字节） 2Kb （11根地址线，1根数据线，有2048个地址，每个地址存放1位） 32KB（15根地址线，8根数据线，有32K个地址，每个地址存放1个字节）,存取时间 从CPU给出有效的存储器地址启动一次存储器读/写操作，到该操作完成
3、所经历的时间,4. 可靠性 5. 性能/价格比,2 半导体存储器,一、半导体存储器的一般结构,地址线,数据线,控制线,特点： 1）存取速度快，常用于作为高速缓冲存储器（Cache） 2）可读写，失电后信息丢失 3）集成度小（单片存储容量小），功耗大 典型芯片： 6116（2K8位） 6264（8K8位） 62128（16K8位） 62256（32K8位）,二、随机存储器 1. 静态存储器SRAM,SRAM的内部结构,SRAM6264芯片的引脚,引脚说明：,CS1,CS2,动态存储器DRAM 存储原理：利用极间电容存储电荷 信号“1”表示电容上有电荷， 信号“0”表示电容上无电荷。,刷新:能使动
4、态存储器长期保存信息,而在信息消失之前，使其得到再生的操作。 刷新要经常地、周期性地进行，一般2ms左右进行一次。,特点： 1）由于采用对电容的充放电，存放信息，较SRAM存取速度慢 2）可读写，失电后信息丢失 3）功耗小，集成度高，单片存储容量大（单片容量可达上M ） 4）需要配备刷新电路（2ms） 典型芯片：2116 2164（64K1位） 51C256（256K1位） HM5116100（16M1位） HM5116400 （4M 4位）,三、只读存储器,1. 掩膜ROM,由制造厂对芯片进行二次光刻而制成，通常采用MOS工艺制作，一旦制出成品之后，其存贮的信息即可读出使用，但用户不能修改其
5、芯片内的内容。,应用场合：用于批量大的定型产品,2. 可编程只读存储器PROM（Programmable ROM） 可编程的只读存储器PROM可用于根据用户自已的需要写入存储信息的场合。PROM中的存储内容一旦写入就无法更改，是一种一次性写入的只读存储器。 应用场合：适用于小批量的定型产品。,3.可多次编程的只读存储器EPROM（Erasable PROM） UVEPROM是利用紫外线擦除信息，用电可多次编程的芯片。UVEPROM芯片上方有一个石英玻璃窗口，当用紫外线透过窗口照射2030分钟后，读出各单元的内容均为FFH时，说明UVEPROM中内容已被全部擦除。一旦写入信息，可以长期（几十年）
6、保存，即使去掉工作电源电压，也不会影响到它所存贮的内容。,特点： 1）只读， 失电后信息不丢失 2）紫外线光照后，可擦除信息， 3）信息擦除可重新灌入新的信息（程序） 典型芯片（27XX） 2716（2K8位），2764（8K 8位）,4. 电可擦除可编程只读存储器EEPROM 存储原理： 信息的储存是通过电荷分布来决定的，编程的过程就是一个电荷的注入过程。编程结束后，尽管撤消了电源，但由于绝缘层的包围，注入的电荷无法泄露，因此电荷分布能维持不变。 特点： 1）只读， 失电后信息不丢失 2）加特定电后，可有选择地擦除信息 3）信息擦除可重新灌入新的信息（程序） 典型芯片（28XX） 2816（
7、2K8位），2864（8K 8位）,2864的引脚,2864的引脚功能,3主存储器设计,一、设计主要考虑的问题 （一）CPU总线的带负载能力 CPU通过总线与内存、I/O接口芯片连接。8086系统常使用8282地址锁存器和8286数据驱动器以增加总线的驱动能力。 （二）内存与CPU连接时的速度匹配 对CPU来说，读/写存储器的操作都有固定的时序。,（三）内存容量的配置、地址分配 1. 内存容量配置 CPU寻址能力（地址总线的条数） 软件的大小（对于通用计算机，这项不作为主要因素） 2. 区域的分配: RAM ROM 3. 数据组织 （按字节组织） 16位数据，低位字节在前，高位字节在后，存储器
8、奇偶分体 （四）存储器芯片选择 根据微机系统对主存储器的容量和速度以及所存放程序的不同等方面的要求来确定存储器芯片。它包括芯片型号和容量的选择。,00000H,3FFFFH,40000H,9FFFFH,A0000H,BFFFFH,C0000H,EFFFFH,F0000H,F6000H,FFFFFH,RAM,640KB,ROM,256KB,保留,128KB,系统板上,RAM 256KB,I/O通道中扩展,RAM 384KB,保留的 RAM,128KB,扩展 ROM,198KB,16KB,基本 ROM40KB,IBM-PC机内存配置,二、CPU与存储器的连接,地址线的连接 CPU对存储单元进行访问
9、，首先要选择存储器芯片，即片选。然后在被选中的芯片中选择所要访问的存储单元。在硬件上这种寻址的过程就是地址译码。译码分片外译码和片内译码。,片外译码产生片选信号，选择芯片 片内译码选择芯片内地地址,片内译码由存储器内置的译码器完成，而片外译码则需要由用户设计译码电路完成。 常用的译码电路：,与非门,3：8译码器,当G1=1，G2A=0，G2B=0,片外译码的方法： 1）全译码法 除片内地址线外，其余高位地址线全部接到片外译码电路中参加译码，形成片选信号。存储芯片中的任一单元都有唯一的确定的地址 。 例：要将6116SRAM放在8088CPU最低地址区域 （00000H007FFH）,A0A10
10、,CPU,A11 A19,6116,2）部分译码法 除片内地址线外，部分高位地址（不是全部高位地址）接到片外译码电路中参加译码，形成片选信号。对应于存储芯片中的单元可有多个地址 。,例：下图中A18，A19没有参加译码,A0A10,CPU,A11 A17,6116,6116SRAM 对应了4个地址空间。即： 00000H007FFH （ A18，A19=0，0） 40000H407FFH （ A18，A19=0，1） 80000H807FFH （ A18，A19=1，0） C0000HC07FFH （ A18，A19=1，1）,例：,2. 数据 线的连接,1） 当CPU的数据线条数与单片存储器
11、的数据线条数相同时，将数据线对位直接连接。,CPU,D0 D7,存储器,D0 D7,例：,2716,8088,2） 当CPU的数据线条数比单片存储器的数据线条数多时， 将多个存储器的数据线组合起来与CPU数据线对位连接。,CPU,D0 D7,存储器,例：,8088,2164,D D,3） 当CPU的数据线条数比单片存储器的数据线条数多时，则根据具体情况不同对待。如8086CPU与8位存储器芯片进行数据线的连接时，就应考虑奇偶分体，这样CPU对存储器既可进行字节操作又可进行字操作。,二次译码,3. 控制 线的连接,三、存储器设计实例,参见教材161、162页，例5.3，例5.4,DRAM存储信息
12、的原理是 。 A 利用双稳态电路的某一种稳定状态 B 利用MOS管极间电容存储电荷 C 利用管子的不同连接方式 D 利用门电路,5. 某电路用12根地址线连接4片RAM，第一片RAM至第四片RAM的地址分别为0000H-03FFH,0400H-07FFH，0800H-0BFFH，0C00H-0FFFH，后发现存往第二片的数据都被存入第四片，其原因之一是 。 AA12 断线 BA11断线 CA10断线 DA9断线,4. 若由1K1位的RAM芯片组成一个容量为8K字（16位）的存储器时，需要该芯片数为 。 A 128片 B 256片 C 64片 D 32片,下列叙述中，正确的是 。 A.用户能直接把程序写入掩膜编程的ROM B.SRAM中的内容需不断刷新 C.EEPROM可用电擦除已写入的信息 D.EPROM可用电进行擦除,6.若某RAM芯片的地址线A0与地短路，则 。 A该芯片不能读写数据 B. 会烧坏芯片 C. 只能读出偶地址单元 D. 只能读写奇地址单元,将IBM-PC机（8086CPU）的内存容量扩展64K，并将地址安排在60000H开始的地址中。 解： 1）芯片选择 *选SRAM6264（8KB） *芯片数量64K8K=8片（偶数） 2）地址分配 确定地址空间为60000H6FFFFH。每两片6264占一个连续空间，可划分地址空间为4个区域。 3）系统连接,地址分配表,
