《微型计算机基本原理与接口技术(第二版) 教学课件 ppt 作者 陈红卫 主编 第二章1》由会员分享，可在线阅读，更多相关《微型计算机基本原理与接口技术(第二版) 教学课件 ppt 作者 陈红卫 主编 第二章1（53页珍藏版）》请在金锄头文库上搜索。
1、第二章 8086/8088系统结构,2.1 8086/8088微处理器的内部结构 2.2.1 8086/8088 CPU的内部结构,1. 8086CPU的组成,CPU,EU,BIU,16位通用寄存器组 （AX、BX、CX、DX、SP、BP、SI、DI） 算术逻辑单元ALU EU控制器 标志寄存器FLAG,段寄存器组 （CS、DS、SS、ES） 指令指针IP 地址加法器 指令队列 总线接口控制逻辑,2 8086/8088CPU的内部结构,外部总线（三总线）,EU,BIU,内存,组成,功能,工作, 8086与8088 CPU的区别,处理器,微处理器一般编程结构,2.1.2 8086/8088 内部
2、寄存器,通用寄存器组,SP(Stack Pointer)：堆栈指针寄存器 BP(Base Pointer)：基地址指针寄存器 SI(Source Index)：源变址寄存器 DI(Destination Index)：目的变址寄存器,2. 指针与变址寄存器组,3 段寄存器与指令指针寄存器,注意：DS、SS和ES寄存器的内容可由程序设置，而CS寄存器的内容不能用程序设置,用于存放CPU工作过程中的状态，其中9位有定义, 9位中6位表示状态，3位表示控制标志。 （1）状态标志位 CF：进位标志（Carry Flag）。 两个数相加时，最高位（D15或D7）有进位，或当两个数相减时，最高位有借位，进
3、位标志位置1，即CF=1；否则CF=0。,4标志寄存器FLAG,PF：奇偶标志位（Parity Flag）。 8086/8088 CPU中采用奇校验 当运算结果低8位中“1”的个数为偶数时，PF=1；否则PF=0。,AF：辅助进位标志(Auxiliary Carry Flag)。 当两个数相加(减)时，当D3有向D4进(借)位时，AF=1，否则AF=0。,ZF：零标志位（Zero Flag）。运算结果每位都为0时，ZF=1；否则ZF=0。 SF：符号标志位（Sign Flag）。当运算结果的最高位为1时，SF=1；否则SF=0。 OF：溢出标志位（Overflow Flag ）。当两个带符号数
4、进行运算产生溢出时，OF=1；否则OF=0。,例：十六进制数0CCCCH与十六进制数5115H相加，请写出运算后六个标志状态位的值。 解： 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 （0CCCCH） + 0 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 （5115H） 10 0 0 1 1 1 0 1 1 1 1 0 0 0 0 1 从运算结果看出： 最高位D15位往前有进位，所以CF=1； 运算结果不全为0，所以ZF=0; 由于D15=0，所以SF=0； 运算结果的低8位中有4个“1”，所以PF=1； D3有向D4进位，因此AF=1； 两个异号数相加，不可
5、能发生溢出，所以OF=0。,TF：陷阱标志位（Trap Flag）。 当TF=1时，将使CPU进入单步执行工作方式， 主要用于程序调试；,(2) 控制标志位,DF：方向标志位（Direction Flag）。 控制字节串或字串重复操作指令地址调整的步进方向。,IF：中断标志位（Interrupt Flag）。 控制微处理器响应或禁止外部中断。,ES：DI,DS：SI,DI+1,SI+1,SI+1,DI+1,2.2 8086/88的引脚与功能,8086/8088CPU外形,8086/88的引脚,2.2.1 CPU的引脚与功能 最小模式下的引脚 （1）A16A19/S3S6：分时复用的地址/状态线
6、 （2）AD15AD0：8086 地址和数据总线的分时复用 AD7AD0：8088 地址和数据总线的分时复用 （3）BHE：总线高位使能信号，三态输出线 （4）M/IO（IO/M）：CPU区分当前操作是访问存贮器还是访问I/O端口的三态输出控制线,2.2 8086/88的引脚与功能,（5）WR：写控制信号，输出 （6）RD：读控制信号，输出 （7）DT/R：数据传送方向控制信号，输出 （8）DEN：数据总线有有效数据控制信号，输出 （9）ALE：地址锁存信号，输出 （10）READY：准备就绪信号，输入,(11)INTR：可屏蔽中断请求输入信号，高电平有效 (12)NMI：非屏蔽中断请求输入信
7、号，边沿触发，正跳变有效 (13)INTA：中断响应信号，CPU对的INTR的响应 (14)TEST：可用WAIT指令对该引脚进行测试的输入信号，低电平有效 (15)RESET：CPU的复位输入信号，高电平有效 (16)HOLD：向CPU提出保持请求信号,高电平有效,(17)HLDA：CPU对HOLD请求的响应信号，高电平有效 (18) CLK：时钟信号输入端 (19) VCC：+5V电源输入引脚。GND：接地端 (20) MN/MX：工作模式选择输入线 当MN/MX=1时，选择最小模式； 当MN/MX=0时，选择最大模式,2. 最大模式下的引线 （1）S2、S1、S0：最大模式下经三态门输出
8、的状态信号。这些状态信号加到总线控制器（8288）上，可以产生系统总线所需要的各种控制信号。 （2）RQ/GT0、RQ/GT1：总线请求允许引脚，具有双向功能，既是总线请求输入也是总线响应输出。 （3）LOCK：总线封锁信号，低电平有效,（4）QS1、QS0：CPU输出的队列状态信 （5）HIGH：在最大模式时始终输出高电平,2.2.2 总线周期 1. 基本概念 （1） 时钟周期：为CPU工作主频的时钟周期：T=1/f（f为主频） （2） 总线周期：CPU通过总线对存储器或I/O端口进行一次访问（读/写操作）所需的时间称为一个总线周期；一个总线周期至少包括4个时钟周期，即T1、T2、T3、T4
9、。 （3）指令周期：指计算机完成一条指令的执行所需要的时间，它包含一个或多个总线周期。 通常采用MIPS（Million Instructions Per Second）单位，即每秒执行百万条指令的含义。,2. 最小模式读/写操作总线周期,一个总线周期,CLK,T1,T2,T3,T4,A19/S6A16/S3,地址输出,状态输出,A15A8,地址输出,AD7AD0,地址输出,数据输入,ALE,IO/M,RD,DT/R,DEN,图 8088 读总线周期,一个总线周期,CLK,T1,T2,T3,T4,A19/S6A16/S3,地址输出,状态输出,A15A8,地址输出,AD7AD0,地址输出,数据输
10、出,ALE,IO/M,WR,DT/R,DEN,图 8088 写总线周期,2.2.3 总线接口器件 1地址锁存器 功能：将CPU中的地址/数据复用引脚区分出独立的地址总线。与8086/8088配套的地址锁存器是8282芯片，是一个8位的数据锁存器。 2双向三态门驱动器 数据总线采用双向三态驱动器，在8086/88系统中常用8286芯片，其中OE是输出允许控制，T是三态门传送方向控制。 当OE=0、T=0时，数据由B向A传送； 当OE=0，T=1时，数据由A向B传送。,8282,3总线控制器8288 8086 CPU在最大模式下工作时，要借助于总线控制器8288来形成系统的控制总线。,2.3.1
11、系统存储器结构 地址线20根，直接寻址空间为220=1M字节， 用00000HFFFFFH表示 1.8086系统中存储器的组织 偶体：存储体中的单元都是偶地址； 奇体：存储体中的单元都是奇地址。 两个存储体之间采用字节交叉编址方式,2.3 8086/8088系统结构,D7D0,D7D0,BHE,SEL,SEL,A0,图 奇偶存储体与总线的连接,2. 8086 读/写操作过程 （1）从偶地址读/写1个字节 偶地址（A0=0），控制电路自动使BHE=1，选中偶地址存储体。由地址A19A1指定具体单元，CPU发出读/写信号，通过数据总线的低8位对该单元进行1个字节的读/写操作。 （2）从奇地址读/写
12、1个字节 奇地址（A0=1），控制电路自动使BHE=0，奇地址存储体被选中。,（3）从偶地址开始读/写1个字 访问的两个字节单元的地址A19A1共19位均相同，系统自动发出BHE=0的信号，使奇偶两存储体同时被选中。CPU发出读/写信号后，两个存储单元同时通过低8位和高8位数据线完成读/写操作。 (4) 从奇地址开始读/写1个字 两个字节单元不能同时选中。 首先自动发出BHE=0信号，选中奇地址存储体，通过D15D8完成低字节的操作。 紧接着，系统自动令A0=0，BHE=1，选中偶地址存储体，通过D7D0完成高字节的操作。,3.存储器的分段 逻辑段：每个逻辑段容量不超过64K字节，可用16位地
13、址码直接寻址。 段间关系：各个逻辑段之间可在实际存储空间中完全分开，也可以部分重叠，甚至可以完全重叠。 物理地址定位：通过段地址和相对地址确定。 段基址：段的首地址的高16位。段首地址的低4位二进制码总是0000，高16位可变。在8086系统中，把16字节的存储空间称作一节（Paragraph）,图 灵活的分段方式,存储器分段,高地址,低地址,段基址,段基址,段基址,段基址,最大64KB，最小16B,段i-1,段i,段i+1,4.逻辑地址和物理地址 物理地址：存储单元的实际地址编码。 物理地址=段基址16+段内偏移地址 逻辑地址：由段基址和偏移地址两部分组成。段基址和偏移地址都是16位的无符号
14、数。不同的逻辑地址可能是同一个物理地址。 例：段基址：偏移地址分别为1200H：0345H和1110H：1245H的两个逻辑地址对应同一个物理地址12345H。,物理地址,物理地址,. . 60000H 60001H 60002H 60003H 60004H . . .,12H,F0H,1BH,08H,存储器的操作完全基于物理地址。 问题： 8088的内部总线和内部寄存器均为16位，如何生成20位地址？ 解决：存储器分段,逻辑地址,段基地址和段内偏移组成了逻辑地址 段地址 偏移地址(偏移量) 格式为：段地址:偏移地址 物理地址=段基地址16+偏移地址,60002H,00H,12H,60000H
15、,0 0 0 0,段基地址（16位）,段首地址, , ,偏移地址=0002H,BIU中的地址加法器用来实现逻辑地址到物理地址的变换 8088 可同时访问4个段，4个段寄存器中的内容指示了每个段的基地址,段基址,段内偏移,物理地址,+,16位,20位,0000,2.3.2最小与最大模式总线形成 1. 最小模式下的系统总线,图 8088 最小模式下总线形成,IO/M,RD,WR,2. 最大模式下的系统总线,图 8088 最大模式下总线形成,8282 STB OE,8282 STB OE,8282 STB OE,1堆栈的概念 堆栈：堆栈是一个按照先进后出，后进先出原则组织的一段内存区域，用于调用子程序和响应中断时的现场保护。 类型： 向上生长型：进栈时SP指针递增,出栈时SP指针递减 向下生长型：进栈时SP指针递减,出栈时SP指针递增。 8086/8088的堆栈属于向下生长型，在堆栈段（SS），用堆栈指针SP指向堆栈的顶部。,2.4 堆栈,2. 堆栈结构 堆栈位置：8086/8088的堆栈在存储器中实现，并由堆栈段寄存器SS和堆栈指针寄存器SP来定位。 堆栈大小：一个系统中可以有多个堆栈，每个堆栈的空间最大为64K字节。 堆栈个数：若有多个堆栈，只有一个现行堆栈。SS寄存器存放现行堆栈的基址，SP寄存器指向栈顶。 堆栈操作：进栈操作和出栈操作。808
