《数字电路逻辑设计 教学课件 ppt 作者 张健 主编 吴凡 李小立 副主编 第五章（触发器）》由会员分享，可在线阅读，更多相关《数字电路逻辑设计 教学课件 ppt 作者 张健 主编 吴凡 李小立 副主编 第五章（触发器）（46页珍藏版）》请在金锄头文库上搜索。
1、第五章 触发器,5.1 概 述 数字系统中，能够存储一位二进制数字信号的基本单元电路统称为触发器。 为了实现触发器记忆一位二进制数字信号的功能，对一个触发器起码有以下的技术要求： 首先，触发器应具有两个稳定状态，用来记忆二进制数字信号的“0”和“1”。 其次，触发器能根据不同的输入激励信号，分别被置成“0”或“1”的稳定状态。,5.2 基本RS触发器,1. 用与非门组成的基本RS触发器 （1）.电路结构:,基本RS触发器电路由两个与非门交叉反馈耦合构成，如图5.1（a）所示。两个输出端分别称为Q和 ，两个信号输入端是 和 ，符号上面的反号应看成为符号的一部份，带有反号的符号表示的信号（输入或输
2、出端）为低电平有效。,（1）触发器没有有效输入信号； （2）触发器有效输入信号为置位信号； （3）触发器有效输入信号为复位信号（置零信号）； （4）触发器两输入端置位信号、复位信号同时均有效。,（2）. 工作原理分析,（3）. 基本RS特性表、特性方程、状态转换图,表5.1 基本RS触发器的特性表,基本RS触发器特性方程,（称为约束条件）,由功能表画出卡诺图得特性方程：,基本RS触发器状态转换图,状态转换图表示触发器从一个状态变化到另一个状态或保持 原状不变时，对输入信号的要求。,2 . 用或非门组成的基本RS触发器,这种触发器的触发信号是高电平有效，因此在逻辑符号的输入端处没有小圆圈。,表5
3、.2 或非门构成的基本RS触发器的特性,基本触发器的特点总结,（1）有两个互补的输出端，有两个稳定的状态。 （2）有复位（Q=0）、置位（Q=1）、保持原状态三种功能。 （3）R为复位输入端，S为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。 （4）由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即“一触即发”。 （5）可以用特性表、特性方程、状态转换图等方式来描述和分析基本触发器及由触发器构成的时序电路。,5.3 同步RS触发器和D触发器,在基本RS触发器基础上，增加两个控制门和一个同步控制信号（也称为时钟信号），便构成了同步RS触发器，见图5
4、.7所示。 1同步RS触发器的电路结构,2同步RS触发器的逻辑功能,同步RS触发器的状态转换分别由R、S和CP控制，其中，R、S控制状态转换的方向；CP控制状态转换的时刻。,由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能发生多次翻转。 在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。,同步触发器存在的问题空翻,3D锁存器,D锁存器在时钟控制RS触发器电路的基础上又增加了一个G5，将R、S两输入合并成了一个输入端D，从而消除了R、S两输入端同时为1的可能性 。,4D触发器的逻辑功能,实际工程设计中，需要有一
5、种能将数据保持一段时间后再取出进行处理的数字电路组件。这样的电路组件称为锁存器，虽然同步RS触发器同样具有锁存器的功能。但D锁存器在使用中不存在约束条件，因而实际中应用较多。,5.4 主从JK触发器,主从JK触发器主体是由两个反相的时钟控制的基本RS触发器串联而，如图5.9所示。主从JK触发器的两个输出端Q、分别反馈到G9、G8的输入端，从而避免了G9、G8两个门的输入端J、K全为1时，G9、G8输出也全为1的情况出现，解决了触发器使用中的输入端取值的约束问题。,1电路结构,2. 主从JK触发器工作原理,（1）当CP=1（ =0）时，从触发器的门G3 、G4被 关闭，从触发器输出Q保持状态不变
6、。主触发器状态转换满足以下特性方程： （2）当CP由高电平变为低电平的瞬间，主触发器门G8、G9被CP关闭，关闭之后主触发器状态Q主 保持状态不变。从触发器状态转换满足以下特性方程：,3逻辑功能,(1）功能表：,（2）特性方程：,（3）状态转换图,（4）驱动表,例1 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。,在画主从触发器的波形图时，应注意以下两点： （1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿） （2）判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态。,4.主从JK触发器防止“空翻”问题的工作原理,设在CP脉冲一个周期之内，CP脉冲
7、前半周期电平为高，后半周期电平为低。主从结构JK触发器的状态转换只能用以下特性方程组表示。由此特性方程组可以得出主触发器状态与输入J、K之间的关系，见下表。,从表5.5可见，在CP=1期间不管J、K输入信号怎样变化，主触发器的状态，最多只能发生一次变化，因而防止了空翻。,5主从JK触发器存在的问题一次翻转现象,例2 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。 解：画出输出波形如图示。,由此看出，主从JK触发器在CP=1期间，主触发器只变化（翻转）一次，这种现象称为一次翻转现象。输出与输入之间不符合特性方程。,5.5 边沿触发型触发器,为了解决主从JK触发器的
8、一次变化问题，利用传输延时的边沿触发型触发器被提出来了。边沿触发型JK触发器的电路结构及逻辑符号如图5.11所示，图中采用与或非门交叉连接构成基本RS触发器，门G7、G8起触发引导作用，下降沿到来时触发器状态转换 。,边沿触发型触发器工作原理,从上图可以看出，CP为上升沿时，由于门G7、G8的延时作用，门G3、G6 较门G4、G5先打开；CP下降沿到来时，同样由于门G7、G8 延时作用，门G3、G6较门G4、G5后关闭。 （1）、当CP=0时，门G3、G6 被封锁，门G7、G8 输出为1，J、K输入端信号不起作用，触发器维持现态。 （2）、当CP=1时，工作原理分析同上第1点，触发器维持现态。
9、 （3）、当CP下降沿到来时，情况不同上述分析。由于G7、G8 的延时作用（设具体延时时间为tpd1）保证门G3、G6 先关闭使门G3、G6 输出分别为0。 可推导出边沿触发JK触发器特性方程为：,边沿触发型触发器工作时序图,当J=0，K=0时，触发器维持现态； 当J=0，K=1时，触发器执行置0功能； 当J=1，K=0时，触发器执行置1功能； 当J=1，K=1时，触发器状态翻转。 因为是下沿降触发，此类边沿触发器在使用中较为稳定和可靠，其工作时序波形图如图5.12所示。,带异步输入端下降沿触发的JK触发器的使用,5.6 维持-阻塞结构D触发器,从下图可见，CP连接至G4、G5两个门的输入端；
10、 G4输出除直接连至G1输入之外，还分接至G5输入端（称为阻塞置0线），G3 输入端（称为维持置1线）；G5 的输出除直接连至G2 输入端之外，还分接至G6 输入端（称为维持置0线），G6 输出接至G5，G6 的输出还连至G3 输入端（称为阻塞置1线）。,维持阻塞结构D触发器工作原理,（1）当CP=0时G4、G5 两门被封锁，输出均为1，由G1、G2 两门构成的基本RS触发器保持现态。 （2）当CP上升沿到来时，使G4 输出由高电压迅速下降为低电平。这个低电平直接连至G1 输入置Q为1，同时经阻塞置0线使G5 输出在CP =1期间保持为高电平，又经维持置1线使G3 输出在CP =1期间保持为高
11、电平，从而确保CP =1期间G4输出维持低电平。此时输入信号再改变取值，显然对触发器的1状态不会有影响。 （3）当CP=1期间，由上面第2点的分析，上升沿过后CP=1，输入信号D即使改变输入值，由于维持阻塞电路作用，触发器状态不会随之改变。 （4）当CP下降沿到来时，门G4、G5 被封锁，D信号不论何值，触发器均保持现态。 为了使触发器稳定可靠地工作，在CP上升沿到来前2tpd时间内D输入信号不能发生变化。,D触发器的状态转换图：,D触发器的驱动表：,例3 已知维持阻塞D触发器的输入波形，画出输出波形图。,解：在波形图时，应注意以下两点： （1）触发器的触发翻转发生在CP的上升沿。 （2）判断
12、触发器次态的依据是CP上升沿前一瞬间输入端D的状态。 根据D触发器的功能表，可画出输出端Q的波形图。,（3）触发器的直异步0和置1端,RD异步置0端，低电平有效；SD异步置1端；低电平有效。,RD和SD不受CP和D信号的影响，具有最高的优先级。,维持-阻塞D触发器异步输入端的使用时的工作波形,5.7 CMOS传输门构成的触发器,1电路结构:由CMOS逻辑门和CMOS传输门组成主从D触发器。,由于引入了传输门，该电路虽为主从结构，却没有一次变化问题， 具有边沿触发器的特性。,2工作原理,当CP=0、,=,（1）、当CP=0时，传输门TG3关断，切断了主从触发器之间的通路，从触发器状态保持不变。这
13、时，TG1导通，TG2关断，主触发器接入激励信号D，使Q主=D。这时为从触发器状态转换作好准备。 （2）、当CP信号由0正向跳变至1时刻，传输门TG1关断，切断了主触发器与输入激励信号D的通路，而TG2导通，门G1和G2形成交叉耦合，接收在CP由0正向跳变至1这一时刻所输入的D信号并维持在CP=1期间主触发器状态一直保持不变。与此同时，传输门TG3导通，TG4关断，从触发器接收主触发器在这一时刻的状态Q主，从触发器输出Q=Q主。 （3）、当CP=1时，TG1、TG4关断，主触发器与D信号间通路及从触发器反馈通路均被切断。TG1、TG3导通，触发器保持现态。 （4）、当CP信号下降沿到来时，TG
14、3关断，切断了主从触发器之间的通路，TG4触发器保持现态。,3CMOS边沿D触发器的特性,当CP=0、,=,5.8 触发器的相互转换及集成触发器的选用,根据在CP脉冲控制下各种触发器逻辑功能的不同，常把触发器分成RS、D、T、T、JK等五种类型，可通过各自不同的特性方程反映其逻辑特性。这些不同类型的触发器又可以按照一定的方法实现互相转换。,二、触发器功能的转换,1.用JK触发器转换成其他功能的触发器 （1）JKD 分别写出JK触发器和D触发器的特性方程,比较得：,画出逻辑图：,（2）JKT（T）,写出T触发器的特性方程：,与JK触发器的特性方程比较， 得：J=T，K=T。,令T=1，即可得T触
15、发器。,2用D触发器转换成其他功能的触发器,（1）DJK 写出D触发器和JK触发器的特性方程：,比较两式，得：,画出逻辑图。,（2）DT 如图（b）所示。 （3）DT如图（c）所示。,触发器动态参数解读,1.建立时间tset：为使触发器按预计情况翻转，要求输入信号在时钟脉冲有效边沿到来时提前一段时间建立起来，这段提前时间称为建立时间tset。对TTL系列7474而言，手册中给出tset20ns。 2.保持时间th：在CP触发沿到达后，为保证触发器正确翻转，需要控制输入信号再保持一段时间，称为保持时间th。对7474,手册中给出保持时间th5ns。 3.最高时钟频率fmax：当触发器接成T触发器
16、时，使触发器可靠翻转的最高时钟频率。对7474而言，最高时钟频率fmax=15MHZ，对于cc4013,fmax=3.5MHZ。 4.平均传输延迟时间tpd：从时钟脉冲触发器边沿算起，到触发器建立起新状态的这段时间，称为触发器的传输延迟时间。对7474来说，tpd40ns，对于cc4013，tpd300ns。,下表列出了TTL74系列中常用的触发器及锁存器型号和基本特性,下表列出了CMOS系列中常用的触发器及锁存器型号和基本特性,三、触发器应用举例,例4 设计一个3人抢答电路。3人A、B、C各控制一个按键开关KA、KB、KC和一个发光二极管DA、DB、DC。谁先按下开关，谁的发光二极管亮，同时使其他人的抢答信号无效。,利用触发器的“记忆”作用，使抢答电路工作更可靠、稳定。,本章小结,1触发器有两个基本性质：（1）在一定条件下，触发器可维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外
