《微机原理及接口技术 教学课件 ppt 作者 王惠中 王强 第8章 常用可编程接口芯片及其应用》由会员分享，可在线阅读，更多相关《微机原理及接口技术 教学课件 ppt 作者 王惠中 王强 第8章 常用可编程接口芯片及其应用（153页珍藏版）》请在金锄头文库上搜索。
1、第八章 常用可编程接口芯片及其应用,8.1 可编程接口芯片概述 8.2 8255A可编程并行接口芯片 8.3 8253可编程定时器/计数器,8.1 可编程接口芯片概述,计算机与外部的信息交换称为通信(Communication)，基本的通信方式有两种，一种是并行通信，另一种是串行通信。,并行通信时，数据各位同时传送。例如CPU通过8255A与外设交换数据时，就采用并行通信方式。这种方式传送数据的速度快，但使用的通信线多，如果要并行传送8位数据，需要用8根数据线，另外还要加上一些控制信号线，随着传输距离的增加，通信线成本的增加将成为突出的问题，而且传输的可靠性随着距离的增加而下降，因此并行通信适
2、用于近距离传送数据的场合。,在远距离通信时，一般都采用串行通信方式，它具有需要的通信线少和传送距离远等优点。串行通信时，要传送的数据或信息必须按一定的格式编码，然后在单根线上，按一位接一位的先后顺序进行传送，发送完一个字符后，再发送第二个；接收数据时，每次从单根线上一位接一位的接收信息，再把它们拼凑成一个字符，送给CPU作进一步处理。当微机与远程终端或远距离的中央处理机交换数据时，都采用串行通信方式。采用串行通信的另一个出发点是，有些外设，如调制解调器(MODEM)、鼠标器等。本身需要用串行方式通信。,8.1.1 并行接口技术,CPU芯片本身总是以并行方式接收和发送数据，因此并行接口是微机系统
3、中最常用的接口之一。实现并行输入/输出的接口就是并行接口。,并行接口的特点是：可以在多根数据线上同时传送以字节或字为单位的数据。并行接口（与其相对应的串行接口相比）具有传输速度快、效率高等优点；但由于所用电缆多，在长距离传输时，电缆的损耗、成本及相互之间的干扰会成为突出的问题。所以并行接口一般适用于数据传输率较高、而传输距离较短的场合。,并行接口连接CPU与并行外设，实现两者间的并行通信，在信息传送过程中，起到输出锁存或输入缓冲的作用。 并行接口的典型硬件结构包括： 1、一个或一个以上具有锁存或缓冲的数据端口 2、与CPU进行数据交换所必须的控制和状态信号 3、与外设进行数据交换所必须的控制和
4、状态信号 4、端口译码电路 5、控制电路,1、简单的并行接口技术,简单的并行接口可由一些锁存器和（或）三态门组成。需要注意的是，单纯的三态门只能用作总线缓冲器/驱动器，它没有锁存功能，不能保持数据；单纯的锁存器不能起到隔离总线的作用，一般只用作输出接口而不用作输入接口；而带三态门输出的锁存器既可用作输入接口，又可用作输出接口，以实现总线的隔离。,常用来构成简单并行接口的芯片包括：8位三态输出缓冲驱动器74LS244/240（反相）、8位三态双向缓冲驱动器74LS245、8位三态双向锁存器74LS373 /573等。,并行接口连接外设示意图, 外设将数据=接口 状态线“数据输入准备好”=1； 接
5、口把接收到数据输入缓冲寄存器； 数据输入回答=1，作为对外设响应信号； 外设撤消“数据”和“数据输入准备好”信号； CPU从接口读取数据 接口收到数据，设置“输入准备好”状态位； 供给CPU查询 或问CPU发中断请求； CPU从接口读取数据， 接口自动清除状态寄存器输入准备好状态位（准备好）； 数据总线处于高阻状态。开始下一个输入过程,输入过程,输出 ：每当外设从接口取走一个数据以后， CPU往接口中输出数据 接口中状态寄存器发中断请求； （“输出准备好”=1，表示CPU可以往接口中输出数据） CPU向接口输出数据，数据到接口缓冲寄存器； 接口自动清除“输出准备”好。 将数据送往外设： 接口向
6、外设发送一个“驱动信号”，启动外设接收数据。 外设收到数据向接口发一个“数据输出回答”信号； 接口收到的信号将状态寄存器中“输出准好”=1； CPU输出下一个数据。,输出过程,8.1.1 可编程通用接口芯片简介,1.接口芯片可实现的功能,（1）寻址功能,芯片有片内寄存器，由端口地址访问 对芯片写控制字, 设置芯片功能 CPU与芯片寄存器间交换信息 芯片有片选控制线CS CPU地址线经译码产生 片选控制线 CS CS和片内寄存器端口地址确定 片内寄存器地址值的唯一性,（2）联络功能：如果需要，接口芯片应能完成CPU与外设之间的通信挂钩任务。,（3）输入/输出功能：接口芯片应能确定是CPU输出数据
7、和控制信息，还是外设输入数据和状态信息。,（4）数据转换功能：接口芯片应能完成CPU和外设间不同数据格式的转换，如并/串转换、串并转换、A/D转换、D/A转换等等。,（5）错误检测功能：在某些情况下，需要接口芯片能检测数据传送时引入的错误，包括传输错误、覆盖错误等。,（6）复位功能：接口芯片应能接收复位信号，以重新启动接口本身及所连接的外设。,（7）可编程功能：一些接口芯片可以通过软件改变其内部控制字内容，这样用户在硬件设置好后仍可以改变系统的工作方式。,信息交换功能,芯片控制 （命令）字的 写入特点 数据、状态、控制信息的 交换特点 数据、状态、控制信息的 传送方向,1）按用途分类,通用接口
8、芯片 74LS373、74LS245、8282、8286 8255A、8251、8253 专用接口芯片 DMA接口芯片8237A 中断接口芯片8259A,2接口芯片的分类,2）按数据传输方式分类,并行接口芯片 将数据的各位同时在多根并行传输线上进行传输，适于短距离、高速通信,串行接口芯片 将数据的各位按时间顺序依次在一根传输线上传输，适于长距离、中低速通信,0 1 1 0 1 0 1 0,3）按控制方式分类,不可编程控制芯片功能是由硬件接线决定，不能用软件来控制 74LS373、74LS245、8282、8286 注：芯片的功能不可改变 可编程控制芯片功能：可用软件编程的方法改变，使接口具有更
9、大的灵活性和通用性 8255A、8253、8259A、8237A 注：芯片的功能可改变,3.可编程通用接口芯片的开发应用,1）了解芯片的基本性能（功能）和内部结构； 2）掌握芯片的外部连接特性，以进行硬件设计。一般将引脚分为面向CPU和面向外设的两部分。应该注意端口地址的确定方法（面向CPU一边），以便进行程控； 3）掌握芯片各控制字的含义和设置方法，能根据系统设计要求确定各控制字值； 4）CPU在初始化程序中按要求发送各控制字到相应端口（寄存器）以确定芯片的工作方式和状态； 5）CPU在工作过程中可以通过读状态端口检查接口芯片的工作状态，并可重新设置和发送某些控制字值，以改变芯片的工作方式。
10、,8255A是Intel公司生产的一种可编程并行输入/输出接口芯片。它的通用性强，可以方便地和微机连接，用来扩展输入/输出口。8255A有3个8位并行端口，根据不同的初始化编程，可以分别定义为输入或输出方式，以完成CPU与外设的数据传送。 ,8.2 可编程并行接口芯片8255A,图 8255A引脚,8255A采用40脚双列直插式封装，引脚如图所示。下面分别介绍各个引脚的功能。,8.1.2 8255A的结构和引脚功能,D0D7：双向三态数据总线。,RESET：复位信号，输入。当RESET端得到高电平后， 8255A复位。复位状态是控制寄存器被清零，所有端口（A、 B、 C口）被置为输入方式。,：
11、片选信号， 输入。当 为低电平时，该芯片被选中。 ,：读信号， 输入。当 为低电平时，允许CPU从8255A读取数据或状态信息。 ,：写信号，输入。当 为低电平时，允许CPU将控制字或数据写入8255A。 A1、A0：端口选择信号，输入。8255A中有端口A、 B、 C， 还有一个控制寄存器，共4个端口，根据从A1、A0输入的地址信号来寻址，如下表 所示。 A1、A0与信号一起，用来确定8255A的操作状态，如表所示。 ,PA0PA7： A口数据线，双向。 PB0PB7： B口数据线，双向。 PC0PC7：C口数据线，双向。 ,当8255A工作于方式0时，PC0PC7分成两组并行I/O 数据线
12、，每组4位。当8255A工作于方式1或方式2时，PC0PC7为A口、B口提供联络和中断信号，这时每根线的功能有新的定义。,与外设连接的引脚 PA7PA0、PB7PB0和PC7PC0 与CPU连接的引脚 数据引脚：D7D0 复位输入：RESET 片选信号：CS 端口选择的地址信号：A1和A0 读信号：RD 写信号：WR,8255A的内部结构如图所示。它由并行I/O端口、 控制电路、数据总线缓冲器和读/写控制逻辑等几个部分组成。 (1) 并行I/O端口A、B、C。,8255A的内部结构,A、B、C口都是8位的，可以选择作为输入或输出，但在结构和功能上有所不同。A口含有一个8位数据输出锁存/缓冲器和
13、一个8位数据输入锁存器。B口含有一个8位数据输出锁存/缓冲器和一个8位的数据输入缓冲器（不锁存）。C口含有一个8位数据输出缓冲器和一个8位数据输入缓冲器（不锁存）。 当数据传送不需要联络信号时，这三个端口都可以用作输入或输出口。当A口、B口工作在需要联络信号输入、输出方式时，C口可以分别为A口和B口提供状态和控制信息。 (2) A组和B组控制电路。 8255A的三个端口在使用时分为A、B组。A组包括A口8位和C口的高4位，B组包括B口8位和C口的低4位。两组的控制电路中有控制寄存器，根据写入的控制字决定两组的工作方式， 也可以对C口的每一位置“1”或清“0”。,(3) 数据总线缓冲器。 数据总
14、线缓冲器是三态双向8位缓冲器，是8255A与CPU数据总线的接口。数据的输入/输出、控制字和状态信息的传送， 都是通过这个缓冲器进行的。 由于8255A的数据总线是三态的，所以D0D7可以直接与CPU的数据总线相连。 (4) 读/写控制逻辑。 8255A的读/写控制逻辑的作用是从CPU的地址和控制总线上接收有关信号，转变成各种控制命令送到数据缓冲器以及A组、B组控制电路，从而管理三个端口、控制寄存器和数据总线之间的传送操作。 ,8255A 的内部结构,1外设接口：包括A、B、C三个数据端口（通道）。其中A口带输出锁存/缓冲和输入锁存，B口带输出锁存/缓冲和输入缓冲，C口带输出缓冲和输入缓冲。,
15、2内部逻辑：包括A组控制电路（控制A口和C口上半部）和B组控制电路（控制B口和C口下半部），由CPU程控。,3CPU接口：包括三态双向数据总线缓冲器和读/写控制逻辑。,对CPU来说，8255A内部包括4个端口，即3个数据端口A口、B口、C口，和1个控制端口。,每个端口8位，通过编程设定其为输入口或输出口 可用来和外设传送信息,1. 数据端口A、B、C,有 3 种工作方式( 方式 0、方式 1、方式 2) 对外 8 根引脚 PA7 PA0,端口A,有 2 种工作方式：方式 0、方式 1 对外 8 根引脚 PB7 PB0,端口B,当端口 A 在方式 1 或方式 2、端口 B 在方式 1 时，端口
16、C 的某些位用于传送联络信号，如查询传送的应答信号、中断传送的中断申请信号等； C口未被用作联络信号的其它位可工作在方式0。,端口C,8位端口，无对外引脚 控制端口的内容决定A、B、C口的工作状态(输入或输出)和工作方式（方式 0、1、2）,2. 控制端口D,3. 数据总线缓冲器(引脚D0D7),由1个8位双向三态缓冲器构成 8255A内各端口通过数据缓冲器与系统总线相连。 CPU与端口A、B、C间传送的数据，以及CPU写入控制端口D中的控制字均通过数据缓冲器传送。,4. 读写控制电路 (引脚CS、 RD、 WR),控制数据总线缓冲器的状态。 数据总线缓冲器有3种状态：输入、输出、高阻态,5. 片内译码电路 (引脚A1、 A0),选择被操作的端口,功能表,8255A 操作地址,写控制字地址 A1 = 1、 A0 = 1 A端口读写地址 A1 = 0、 A0 = 0 B端口读写地址 A1 = 0、 A0
