《数字电子技术及应用 教学课件 ppt 作者 李继凯 杨艳 第6章 时序逻辑电路》由会员分享，可在线阅读，更多相关《数字电子技术及应用 教学课件 ppt 作者 李继凯 杨艳 第6章 时序逻辑电路（103页珍藏版）》请在金锄头文库上搜索。
1、数字电子技术及应用,第6章 时序逻辑电路,概述,6.1,基于SSIC的时序逻辑电路的分析和设计,6.2,常用MSIC时序逻辑功能器件,6.3,基于MSIC的时序逻辑电路的分析和设计,4.3,6.4,6.1 概述,从功能上：时序电路在任一时刻的输出不仅取决于该时刻的输入，而且还与电路过去的状态有关，具有记忆作用。,6.1.1 时序逻辑电路的基本结构及特点,从电路结构上：由触发器（存储电路）和门电路（组合电路）组成。,驱动信号,6.1.2 时序逻辑电路的分类,根据电路中触发器的动作特点不同，时序电路又分为同步时序电路和异步时序电路。,同步：电路中所有触发器的时钟输入端都接于同一个时钟脉冲源，因此，
2、所有触发器状态的变化是在同一个时钟信号作用下同时发生的。,异步：不是所有的触发器都接于同一个时钟脉冲源,因而在电路转换过程中触发器的翻转不是同步发生的。,6.1.3 时序逻辑电路功能的描述方法,1逻辑方程式,驱动方程,状态方程,输出方程,2状态转换表,是用列表格的形式来表示时序逻辑电路的输出Y、次态 和电路的输入X、现态 间对应关系。,3状态转换图,反映时序电路状态转换规律及相应输入、输出取值关系的图形称为状态转换图。,4时序图,时序图即时序电路的波形图。它能直观地描述时序电路的输入信号、时钟信号、输出信号及电路的状态转换等在时间上的对应关系。,6.2 基于SSIC的时序逻辑电路的分析和设计,
3、6.2.1 基于SSIC的时序逻辑电路的分析,找出给定时序电路的逻辑功能。具体地说，就是找出电路的状态和输出在输入变量和时钟信号作用下的变化规律。,1. 分析时序逻辑电路的一般步骤,（1）写出电路中每一个触发器的驱动方程（亦即写出每个触发器驱动输入端的逻辑表达式）。如果是异步时序电路，还要写出每个触发器的时钟方程。 （2）将得到的驱动方程代入相应触发器的特性方程，求得每个触发器的次态方程（状态方程）。 （3）写出输出方程。 （4）根据状态方程和输出方程，列出电路的状态转换表、画出状态转换图或时序图。 （5）如有必要，用一段文字描述时序电路的逻辑功能。,2. 同步时序逻辑电路分析举例,例6.2.
4、1 试分析图示时序逻辑电路的逻辑功能。,解：（1）写出驱动方程,（2）写出状态方程,（3）写出输出方程,TTL电路,（4）列出状态转换表，画出状态转换图和时序图。,1. 列状态转换表,1,1,0,1,0,0,0,1,0,0,0,0,1,1,0,1,0,1,2.画状态转换图,000,001,010,011,100,101,110,111,/0,/0,/0,/0,/0,/1,/0,/1,3.画出时序图：,4.逻辑功能： 同步6进制加法计数器。,例6.2.2 试分析图示时序逻辑电路的逻辑功能。,解：（1）写出驱动方程,（2）写出状态方程,（3）写出输出方程,（4）列出状态转换表，画出状态转换图和时序
5、图。,0,0,0,0,0,1,0,1,0,0,1,1,1,0,0,1,0,1,1,1,0,1,1,1,0,1,1,0,1,0,0,1,1,0,1,0,1,0,1,0,1,0,0,0,0,1,0,0,1. 列状态转换表,2.画状态转换图：,3.画时序图（波形）：,4.逻辑功能： 同步4进制可逆计数器。,3. 异步时序电路的分析,例6.2.3 分析图示时序电路的逻辑功能。,解:（1）写出各触发器的时钟方程： CP1=CP3=CP CP2=Q1 ,（2）写出驱动方程：,（3）写出状态方程,（4）写出输出方程,1. 列状态转换表,0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1
6、1 1 0 1 1 1, ,1 0 1 0 0 0 0 0, ,1,0 0 0 0 0 0 0,0,1,1,0,0,1,1,0,0 0 0 0 1 1 1 1,（5）列出状态表，画出状态图或时序图。,2.画状态转换图:,000,1,1,1,0,1,1,0,1,1,0,0,1,3. 画时序图,4.逻辑功能 异步5进制加法计数器。,6.2.2 基于SSIC的时序逻辑电路设计,1. 同步时序逻辑电路设计的一般步骤,（1）由给定的逻辑功能画出原始状态转换图,首先分析给定的逻辑功能，确定输入变量、输出变量以及该电路应包含的状态数，并用字母S0、S1 等表示这些状态。 然后，分别以上述状态为现态，考察在每
7、一个可能的输入组合作用下应转入哪个状态及相应的输出，便可画出符合题意的状态图。,（2）状态化简,状态化简是建立在状态等价基础上的。 在原始状态图中，如果有两个或两个以上的状态，在输入相同的条件下，不仅有相同的输出，而且转向同一个次态，则称这些状态是等价的。 凡是等价状态都可以合并。,S2,S3,S0,S1,S2,（3）状态编码，画出编码后的状态转换图或状态转换表,对每个电路状态指定一个n位二进制代码，这就是状态编码。,（4）选定触发器类型，求出电路的驱动方程和输出方程 （5）根据驱动方程和输出方程画出逻辑电路图 （6）检查电路能否自启动 如果电路不能自启动，则应设法解决，或修改设计，或添加设置
8、初始状态（如置“0”）电路。,2. 同步时序逻辑电路设计举例,例6.2.4 试用JK触发器设计一个带进位输出端的十进制计数器。,解 （1） 进行逻辑抽象，画出状态转换图,（2） 状态编码,（3）画出状态转换表,求出状态方程、驱动方程和输出方程。,0,0,0,0,0,0,0,0,0,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,(4) 根据驱动方程和输出方程，画出逻辑电路图,CP,(5) 检查电路能否自启动,1,1,0,0,0,0,0,1,0,1,1,1,1010,1100,1110,/0,/1,/0,/1,/0,/1,能够自启动。,例6.2.5 试设计一个序列脉冲检测器，
9、当连续输入110时，电路输出为1，否则输出为0。,解：,（1）由给定的逻辑功能确定电路应包含的状态，并画出原始状态图。,S0,S1,S2,S3,0/,0,0/,0,1/,0,1/,0,0/,1,（2）状态化简。,0/,0,1/,0,1/,0,S0,S1,S2,X=110 1000011 110 1010 110 1111,Y=001 0000000 001 0000 001 0000,（3）状态编码及画出编码形式的状态图和状态表。,0,0,0,0,0,1,0,1,0,1,0,1,0,1,（4）选择触发器。,2个JK触发器。,（5）确定各触发器的驱动方程及电路的输出方程,1,1,1,1,1,1,
10、（6）画出电路图,CP,X,Y,（7）检查自启动,10,0/,1,1/,0,6.3 常用MSIC时序逻辑功能器件,6.3.1 寄存器,用于存储二值信息代码，由N个触发器组成的寄存器能存储一组N位的二值代码。 只要求其中每个触发器可置1，置0。,1集成数码寄存器,2集成移位寄存器,（1）8位串行输入并行输出移位寄存器74LSl64,74LS164的功能表,（2）4位多功能集成移位寄存器74LSl94,图6.3.4 用两片74LS194接成的8位双向移位寄存器,6.3.2 计数器,用于计数、分频、定时、产生节拍脉冲等 分类： 按时钟分: 同步、异步计数器 按计数过程中数字增减分: 加、减、可逆计数
11、器 按进位体制可分为：二进制和非二进制（包括十进制和任意进制）计数器；,1集成同步计数器,（1）同步4位二进制（16进制）加法计数器74LSl6174LS163,（2）同步4位二进制加/减计数器74LSl9174LS193,74LSl91是单时钟同步4位二进制（16进制）可逆计数器， 74LSl93是双时钟同步4位二进制（16进制）可逆计数器。,（3）同步十进制加法计数器74LSl6074LS162,74LSl60是中规模集成同步十进制加法计数器。 74LSl60除了是模10计数以外，其它功能与74LS161完全相同。,74LSl62是中规模集成同步十进制加法计数器。 74LSl62除了是模1
12、0计数以外，其它功能与74LS163完全相同。,异步清零,同步置数,（4）同步十进制加/减计数器74LSl9074LS192,74LSl90是单时钟同步十进制可逆计数器，其功能除了计数的模是10以外，其它功能与前述的74LSl91完全相同。,74LSl92是双时钟同步十进制可逆计数器，同样除了计数的模是10以外，其它功能与前述的74LSl93完全相同。,2集成异步计数器,（1）异步4位二进制加法计数器74LS29374LS197,74LS293是一个异步4位二进制（16进制）加法计数器，又称二-八-十六进制计数器。它内部由一个1位二进制计数器和1个3位二进制（8进制）计数器组成。,（2）异步十
13、进制加法计数器74LS29074LS196,74LS290是一种常用的二-五-十进制异步加法计数器，它内部由一个1位二进制计数器和1个异步5进制计数器组成。,74LS196除了是二-五-十进制计数、74LS197是二-八-十六进制计数以外，其他功能与74LS197完全一样。,6.4 基于MSIC的时序逻辑电路的分析和设计,6.4.1 基于MSIC的时序逻辑电路分析,由于MSIC器件的控制功能较多，在分析过程中，必须首先根据各MSIC器件的功能表及其控制端使用情况确定其操作功能；然后再根据各MSIC器件之间的连接关系确定整个电路的逻辑功能，,例6.4.1 分析图示电路的逻辑功能。,解：,由状态转
14、换图可知，该电路是一个12进制计数器，若从Q3输出，则可得到对CP脉冲进行12分频的对称方波 。,例6.4.2 分析图示电路的逻辑功能。,解：,该电路为可控序列信号发生器，X为控制信号。当X=0时，Z端将输出1001011序列信号； 当X=1时，Z端将输出1010011序列信号。,例6.4.3 图6.4.4所示电路是用74LS147和74LS160组成的可控分频器，试说明当输入控制信号A、B、C、D、E、F、G、H、I分别为低电平时，由Y端输出的脉冲频率与时钟脉冲频率的关系。,解：,当A、B、I分别为低电平时：,A B C D E F G H I,0,1 1 1 0,0 0 0 1,0,1 1 0 1,0 0 1 0,0,1 1 0 0,0 0 1 1,0,1 0 1 1,0 1 0 0,0,1 0 1 0,0 1 0 1,0,1 0 0 1,0 1 1 0,0,1 0 0 0,0 1 1 1,0,0 1 1 1,1 0 0 0,0,0 1 1 0,1 0 0 1,1001,/1,0001,/0,0010,/0,0011,/0,0100,/0,0101,/0,0110,/0,0111,/0,1000,/0,计数器的模：M
