《数字电子技术基础 教学课件 ppt 作者 潘明 潘松 第4章》由会员分享，可在线阅读，更多相关《数字电子技术基础 教学课件 ppt 作者 潘明 潘松 第4章（66页珍藏版）》请在金锄头文库上搜索。
1、第4章,组合电路及其手工分析与设计,4.1 组合逻辑电路分析,4.1.1 组合逻辑电路的定义,( i=1，2，m),4.1.1 组合逻辑电路的定义,4.1.2 组合逻辑电路的手工分析步骤,（1）根据给定的逻辑电路，写出输出逻辑函数表达式； （2）用卡诺图或公式法化简逻辑函数表达式； （3）列出输入输出关系真值表； （4）根据真值表说明电路的逻辑功能。,4.1.3 组合逻辑电路分析,1.单输出组合逻辑电路的分析,【例4-1】已知逻辑电路如图4-2所示，分析该电路逻辑功能。,解：（1）写出各输出的逻辑函数表达式：,（2）化简逻辑电路的输出函数表达式：,（3）列出真值表,表4-1 例4-1 真值表,
2、（4）该电路实现的是同或逻辑功能。,2多输出组合逻辑电路的分析,【例4-2】已知逻辑电路如图4-3所示，分析该电路的逻辑功能。,图4-3 多输出组合逻辑电路图（来自QuartusII）,2多输出组合逻辑电路的分析,【例4-2】已知逻辑电路如图4-3所示，分析该电路的逻辑功能。,解： （2）根据化简后的逻辑函数表达式列出真值表,表4-2 例4-2真值表,（3）逻辑功能说明。 该电路是一位二进制数比较器， 当AB时，L21；当AB时，L11；当AB时，L31。,注意：在确定该电路的逻辑功能时，输出函数L1、L2、L3应综合考虑。,4.2 组合逻辑电路手工设计方法,4.2.1 组合逻辑电路的一般设计
3、步骤,（1）对实际逻辑问题进行逻辑抽象，确定输入、 输出变量；分别对输入、输出变量逻辑赋值的具体含义进行定义，然后根据输出与输入之间的逻辑关系列出真值表。 （2）根据真值表写出相应的逻辑函数表达式。 （3）将逻辑函数表达式化简，并转换成所需要的形式。 （4）根据最简逻辑函数表达式画出逻辑电路图。,4.2.2 组合逻辑电路的设计示例,【例4-3】 用“与非门”或“或非门”设计一个表决电路。设计一个A、B和C共三人的表决电路。当表决某个提案时，多数人同意，则提案通过；同时A具有否决权。若全票否决，也给出显示。,表4-3 例4-3真值表,解：（1）进行逻辑抽象，建立真值表。设A具有否决权。按按钮表示
4、输入1，不按按钮表示输入0；以X为1时表示提案通过；Y为1时表示提案全票否决。,图4-4 例4-3函数X的卡诺图,(2) 根据真值表求出函数X和Y的最简逻辑表达式。作出函数X的卡诺图。用卡诺图化简后得到函数的最简“与或”表达式为： 实现逻辑表函数的电路图。,(3) 将上述表达式变换成“与非”-“与非”表达式：,(4) 用“与非门”画出实现上述逻辑表达式的逻辑电路图。,(5) 观察表4-3直接获得Y的逻辑表述,4.2.2 组合逻辑电路的设计示例,第一种方案。可以采用多路数据选择器。,图4-6 四选一数据选择器,图4-7 用数据选择器的实现方案,4.2.2 组合逻辑电路的设计示例,第二种方案。就是
5、采用3线-8线译码器。,4.3 编码器,4.3.1 编码器的基本概念,图4-10 编码器框图,实现编码功能的电路称为编码器(encoder),4.3.2 二进制编码器,图4-11 3位二进制编码器框图,用n位二进制代码对M=2n个信号进行编码的电路叫二进制编码器。,1三位二进制编码器,表4-4 三位二进制编码器的真值表,1三位二进制编码器,表4-5 简化真值表,图4-12 三位二进制编码器的逻辑图,1三位二进制编码器,图4-13 74LS148 的逻辑符号,2优先编码器,表4-6 74LS148真值表,表4-7 二-十进制编码器的真值表,4.3.3 二十进制编码器及其应用,DI8I9 CI4I
6、5I6I7 BI2I3I6I7 AI1I3I5I7I9,图4-14 二十进制编码器逻辑图,表4-8 74LS147真值表,4.3.3 二十进制编码器及其应用,图4-15 74LS147的逻辑符号,图4-16 用二片8-3线优先编码器扩展为16-4线优先编码器,【例4-4】用二片8-3线优先编码器74LS148扩展为16-4线优先编码器，逻辑电路图如图所示。试分析其工作原理。,表4-9 16-4优先编码器真值表,解：,图4-17 译码器结构框图,4.4.1 译码器的概念,4.4 译码器,表4-10 三位二进制译码器真值表,4.4.2 二进制译码器,图4-18 三位二进制译码器逻辑图,4.4.2
7、二进制译码器,图4-19 74LS138逻辑符号图,表4-11 4线-10线译码器74LS42的真值表,4.4.3 二-十进制译码器,图4-20 74LS42逻辑图,4.4.4 用通用集成译码器实现逻辑函数,【例4-5】试用译码器74LS138和与非门实现逻辑函数：,图4-21 例4-5逻辑电路图,解：,图4-23 七段数码管电路结构,4.4.5 显示控制译码器,1. 七段数码显示器,图4-24十进制数的显示效果,表4-13 共阳极数码管段选码表,表4-14 74LS48真值表,4.4.5 显示控制译码器,2. 七段显示译码器,图4-25 74LS48逻辑符号,【例4-7】用一片74LS48和
8、一片74LS138实现八位数码管的八位十进制数显示。,3. 多数码管动态显示控制方法,图4-26 用74LS48和74LS138实现八位十进制数动态扫描显示,解：,4.5.1 数据选择器,4.5 数据选择器与数据分配器,图4-27 2n选一数据选择器示意图,4.5.1 数据选择器,表4-15 四选一数据选择器真值表,图4-28 四选一数据选择器逻辑符号,4.5.1 数据选择器,表4-16 74LS151真值表,(a) 8选1数据选择器74LS151 (b) 双4选1选择器74LS153 (c) 三2选1选择器74LS157,图4-29 数据选择器逻辑功能图,4.5.2 用数据选择器实现逻辑函数
9、,图4-30 八选一选择器连成一个两位八选一选择器,图4-31 八选一选择器接成十六选一选择器,4.5.2 用数据选择器实现逻辑函数,【例4-8】试用八选一数据选择器74LS151实现逻辑函数：,解：,图4-32 例4-8的逻辑电路图,4.5.3 数据分配器,图4-33 数据分配器示意图,4.5.3 数据分配器,图4-34 1路-4路数据分配器的逻辑符号,表4-17 1路-4路数据分配器真值表,4.5.3 数据分配器,图4-35用74LS138构成1路-8路数据分配器电路,4.6.1半加器,4.6 加法器,表4-18 半加器真值表,图4-36 半加器的逻辑电路图和逻辑符号,4.6.2 全加器,
10、表4-19全加器真值表,图4-37 全加器的逻辑电路图和逻辑符号,4.6.3 多位加法器,1串行进位加法器,图4-38 四位二进制串行进位加法器,4.6.3 多位加法器,2并行进位加法器（超前进位加法器）,图4-39加法器逻辑图,4.6.4 加法器应用示例,【例4-9】试采用四位全加器74LS83完成8421BCD码到余3码的转换。 解：,图4-40 8421码转换到余3码的电路,4.7.1 一位数值比较器,4.7 比较器,表4-20 一位数值比较器的真值表,当AB时L11；AB时L21；AB时L31,4.7.2 集成数值比较器,表4-21 74LS85功能真值表,图4-41 74LS85的逻
11、辑图,4.7.3 集成数值比较器应用举例,图4-42 两片四位二进制数值比较器串联扩展为8位比较器,4.7.3 集成数值比较器应用举例,图4-43 参数可设置宏模块16位数值比较器,4.7.3 集成数值比较器应用举例,数据输出 Y,图4-44 五片四位二进制数值比较器并联扩展成的16位比较器,4.8 广义译码器概念,真值表是任何组合电路的设计必经的，且最基本的建模形式。,对于任何类型的组合电路的设计就归结为一个既定功能的广义译码器的设计，而一个针对广义译码器设计建模的关键是给出对应的真值表。,广义译码器的引入有利于在认识上将各类组合逻辑电路的设计简化成一张真值表的表达，同时使传统的数字技术概念
12、和设计方法顺利地过渡到对现代自动设计技术的理解和把握，甚至包括对以后将要介绍的时序电路的结构、功能和设计的深入理解和高效设计奠定重要的基础。,4.9 可编程逻辑器件的结构与原理,数据输出 Y,4.9.1 PLD概述,图4-45 基本PLD器件的原理结构图,4.9.2 可编程逻辑器件的发展历程,20世纪70年代 PROM和PLA器件 20世纪70年代末 PAL器件 20世纪80年代初 GAL器件 20世纪80年代中期 FPGA器件、CPLD器件 20世纪80年代末 CPLD器件 20世纪90年代后至本世纪初 PLD器件、SOPC,4.9.3 可编程逻辑器件的分类,图4-46 按集成度(PLD)分
13、类,4.9.3 可编程逻辑器件的分类,4.9.4 简单PLD结构,1电路符号表示,图4-47 PLD的互补缓冲器 图4-48 PLD的互补输入 图4-49 PLD中与阵列表示,4.9.4 简单PLD结构,1电路符号表示,图4-50 PLD中或阵列的表示 图4-51 PLD中连接的表示,2PROM,图4-52 PROM表达的PLD阵列图,2PROM,图4-53 函数F的逻辑结构图和PLD结构图,【例4-10】 图4-53（a）给出了函数F的逻辑图，假设与阵列和或阵列都是可编程的，试画出相应的PLD结构图。,解：,3PLA,图4-54 PLA部分逻辑阵列示意图,4PAL,图4-55 PAL结构 图
14、4-56 PAL的常用表示,4.9 可编程逻辑器件的结构与原理,4.9.4 简单PLD结构,4PAL,图4-57 信号为PAL16V8的部分结构图,4.10 组合逻辑电路的竞争与冒险,图4-58 存在逻辑冒险的电路示例,图4-59 电路图4-45假设的仿真波形,1.代数法,4.10.1 险象的判断,【例4-11】某逻辑函数表达式为,试判断该逻辑电路是否可能产生险象。 解：表达式中B以原变量和反变量的形式出现。 假设输入变量A=C=1，将A、C的値代入表达式，得 ， 理论上无论B为何値，该函数表达式F的値恒为1。 当B发生变化时，可能使电路产生险象。,2.卡诺图法,4.10.1 险象的判断,1.增加冗余项,4.10.2 险象的解决,当卡诺图中有两个圈相切时，可能会产生冒险。如果在相切处增加一个圈，就可以消除冒险现象，所增加的乘积项称为冗余项。,2.选通法,图4-61 用选通脉冲避免冒险,实 验,【实验4-1】将两片3-8译码器74LS138扩展为4-16译码器。 按照图4-60完成逻辑电路图的连接。通过对使能端E和输入端A，B、C、D输入信号的设置，验证4-16译码器的逻辑功能。说明电路的工作原理，列表记录实验输入、输出情况，完成实验报告。,图4-60 3-8译码器扩展为4-16译码器,实 验,【实验4-2】用四选一数据选择器实现组合逻辑： 要求：根据题
