《数字电子技术基础 教学课件 ppt 作者 潘明 潘松 第9章》由会员分享，可在线阅读，更多相关《数字电子技术基础 教学课件 ppt 作者 潘明 潘松 第9章（41页珍藏版）》请在金锄头文库上搜索。
1、第9章,半导体存储器及其应用,9.1存储器概述,9.1.1 存储器分类,9.1.2 半导体存储器的性能指标,1存储容量,2存取速度,9.2.1 RAM的分类及其结构,1RAM分类,9.2 随机存取存储器,图9-1 RAM的电路结构框图,9.2.1 RAM的分类及其结构,2RAM的基本结构,9.2.2 SRAM的结构,1SRAM的基本存储单元,9.2.2 SRAM的结构,2用D触发器构成SRAM结构,9.2.2 SRAM的结构,3SRAM存储矩阵结构,4SRAM常用器件,图9-5 6264芯片引脚图 图9-6 6264的内部结构框图,9.2.2 SRAM的结构,4SRAM常用器件,表9-1 62
2、64的工作方式,9.2.3 DRAM存储数据原理,9.2.4 SRAM的扩展方法,1位扩展,图9-8 RAM的位扩展法,9.2.4 SRAM的扩展方法,2. 字扩展,图9-9 RAM的字扩展,9.3 只读存储器,9.3.1 ROM分类与结构,1ROM分类,9.3.1 ROM分类与结构,2ROM的结构,图9-10 ROM的电路结构框图,9.3.2 掩膜 ROM,图9-11 44位的MOS型ROM存储矩阵,9.3.3 可编程ROM结构原理,1可编程ROM（Programmable ROM，简称PROM）,图9-14 EPROM 2764的外观图,图9-13 EPROM的内部结构,9.3.3 可编程
3、ROM结构原理,2可擦除可编程ROM,图9-15 EPROM 2764的外部引脚图,9.3.3 可编程ROM结构原理,2可擦除可编程ROM,(a) 引脚信号分布图,（b）引脚信号框图,表9-2 EPROM的操作模式,9.3.3 可编程ROM结构原理,2可擦除可编程ROM,图9-16 EEPROM2864的外部引脚图,9.3.3 可编程ROM结构原理,3电可擦型可编程ROM,【例9-1】将2片8K8的EPROM2764扩展成8K16的存储器。,图9-17 两片2764扩展成8KB16位UVEPROM,【例9-2】对EPROM进行字扩展，将8片2764扩展成64K8的程序存储器。,图9-18 8片
4、2764扩展成64KB8 位的UVEPROM,解：,9.3.4 其它类型的存储器,1. 快闪存储器Flash Memory,2. 非易失性静态读写存储器NVSRAM,3. 串行存储器,4.多端口存储器MPRAM,9.4 FPGA中的嵌入式存储器,图9-19 用EAB构成不同结构的RAM和ROM,9.5 存储器应用示例,图9-20 选择使用LPM_ROM模块,9.5.1 利用LPM_ROM设计查表式硬件乘法器,图9-21 对LPM_ROM模块设置必要的参数,9.5.1 利用LPM_ROM设计查表式硬件乘法器,图9-22 为LPM_ROM选择初始化配置文件rom_data.mif,9.5.1 利用
5、LPM_ROM设计查表式硬件乘法器,图9-23 乘法器测试电路,【例9-3】rom_data.mif文件： WIDTH = 8 ; DEPTH = 256 ; ADDRESS_RADIX = HEX ; DATA_RADIX = HEX ; CONTENT BEGIN 00:00 ; 01:00 ; 02:00 ; 03:00 ; 04:00 ; 05:00 ; 06:00 ; 07:00 ; 08:00 ; 09:00; 10:00 ; 11:01 ; 12:02 ; 13:03 ; 14:04 ; 15:05 ; 16:06 ; 17:07 ; 18:08 ; 19:09; 20:00 ;
6、 21:02 ; 22:04 ; 23:06 ; 24:08 ; 25:10 ; 26:12 ; 27:14 ; 28:16 ; 29:18; 30:00 ; 31:03 ; 32:06 ; 33:09 ; 34:12 ; 35:15 ; 36:18 ; 37:21 ; 38:24 ; 39:27; 40:00 ; 41:04 ; 42:08 ; 43:12 ; 44:16 ; 45:20 ; 46:24 ; 47:28 ; 48:32 ; 49:36; 50:00 ; 51:05 ; 52:10 ; 53:15 ; 54:20 ; 55:25 ; 56:30 ; 57:35 ; 58:40
7、; 59:45; 60:00 ; 61:06 ; 62:12 ; 63:18 ; 64:24 ; 65:30 ; 66:36 ; 67:42 ; 68:48 ; 69:54; 70:00 ; 71:07 ; 72:14 ; 73:21 ; 74:28 ; 75:35 ; 76:42 ; 77:49 ; 78:56 ; 79:63; 80:00 ; 81:08 ; 82:16 ; 83:24 ; 84:32 ; 85:40 ; 86:48 ; 87:56 ; 88:64 ; 89:72; 90:00 ; 91:09 ; 92:18 ; 93:27 ; 94:36 ; 95:45 ; 96:54
8、; 97:63 ; 98:72 ; 99:81; END ;,图9-24 ROM乘法器时序仿真波形,9.5.1 利用LPM_ROM设计查表式硬件乘法器,图9-25 逻辑数据采样电路顶层设计,9.5.2 简易逻辑分析仪设计,1. 基本电路结构,图9-26 LPM RAM参数设置,2. 调入LPM_RAM_DQ模块,图9-27 增加时钟使能控制,2. 调入LPM_RAM_DQ模块,图9-28 允许在系统存储器内容编辑器能对此RAM编辑,2. 调入LPM_RAM_DQ模块,图9-29 键入默认参数,3. 调入计数器模块LPM_COUNTER,4. 完成最后设计,图9-30 加入默认参数,4. 完成最
9、后设计,5. 系统功能分析,图9-31 逻辑数据采样电路时序仿真波形,6. 系统时序仿真,实 验,9-1查表式硬件运算器设计 （1）按照9.5.1节的流程，设计一个4X4bit查表式乘法器。包括创建工程、调用LPM_ROM模块MULT4、在原理图编辑窗中绘制电路图，全程编译，对设计进行时序仿真，根据仿真波形说明此电路的功能，引脚锁定编译，编程下载于FPGA中，进行硬件测试。完成实验报告。 （2）在以上实验的基础上，增加一些电路（必要时可以复用模块MULT4），完成一个8X8bit查表式乘法器的设计。根据以上实验的要求，完成完整的实验流程。 （3）利用查表完成算法的原理，对下式进行计算（也可自行
10、确定需要计算的公式），并通过时序分析报告了解其“运算”速度。计算精度和数据区域根据所能设定的ROM的大小自行决定。 按照以上实验的要求，完成完整的实验流程。,实 验,9-2使用QuartusII完成存储器设计 调用宏功能库megafunction功能完成图9-32所示三种存储器结构设计，对于lpm_ram_dq和lpm_rom建立存储器初始化文件，并允许使用存储器内容编辑器In-System Memory Content Editor，编辑修改存储器中的内容。包括创建工程，在原理图编辑窗中绘制电路图，全程编译，对设计进行时序仿真引脚锁定编译，编程下载于FPGA中，进行硬件测试。完成实验报告。,
11、图9-32 LPM存储器模块,9-3利用LPM_ROM实现码型变换 在实验9-2基础上，实现码型变换功能。实验电路如图9-33所示，以计数器的输出作为存储器的地址。利用lpm_rom实现码型变换，建立lpm_rom存储信息表初始化文件，完成下列码型转换。,图9-33 用LPM_ROM实现码型变换,(1) 当计数器的値在0000001001时，实现四位8421BCD码转换为余3码； (2) 当计数器的値在1000011001时，实现四位8421BCD码转换为格雷码。 (3) 用存储器内容编辑器编辑LPM_ROM的内容，实现4位二进制码到格雷码的转换。 (4) 用存储器内容编辑器调入新的LPM_R
12、OM配置文件，实现4位二进制码到格雷码的转换。 包括创建工程、在原理图编辑窗中绘制图E7-2电路、全程编译、对设计进行时序仿真、根据仿真波形说明此电路的功能、引脚锁定编译、编程下载于FPGA中，进行硬件测试。完成实验报告。,实 验,9-4简易逻辑分析仪设计 （1）按照9.5.2节的流程，设计一个8通道，深度为2048的简易逻辑分析仪。包括创建工程、调用LPM_RAM等模块、在原理图编辑窗中绘制电路图、全程编译、对设计进行时序仿真、根据仿真波形说明此电路的功能、引脚锁定编译、编程下载于FPGA中，进行硬件测试（实验系统可参考附录2）。完成实验报告。 （2）为以上设计增加一些控制，使之更加完善。例如增加一些逻辑，控制图9-28的WREN、CLK_EN、CLR等，使此系统含有不同的采样触发模式和触发信号来源。如能手动方式或自动方式触发采样，即每接收到一个脉冲信号（可以来自键控或外部启动信号），即进行一次采样，或多次采样，或连续采样（一次采样深度必须是2048 bit）；而触发脉冲的触发方式可以预先设定，如高电平触发、低电平触发、上升沿触发、下降沿触发等。 最后按照以上实验的要求，完成完整的实验流程。,
