《电工电子技术项目教程 教学课件 ppt 作者 黄文娟 项目十》由会员分享，可在线阅读，更多相关《电工电子技术项目教程 教学课件 ppt 作者 黄文娟 项目十（32页珍藏版）》请在金锄头文库上搜索。
1、项目十,三人表决器电路的设计与调试,电工电子技术,项目目标,熟悉逻辑函数的表示方法与化简方法，理解晶体管的开关特性。 了解TTL门电路的内部机构和工作原理，掌握TTL门电路的基本使用方法。 了解TTL工作门电路和CMOS电路的基本使用方法 学会利用低功耗元器件，养成节能意识。,电工电子技术,实训环境要求：本项目的教学应在一体化的电工技能实训室和电子装配实训室进行，实训室内设有教学区（配备多媒体）、工作区、资料区和展示区。要配备常用的电工实验台等设备，以及万用表等常用工具。 指导要求：配备一名主讲教师和一名实验室辅助教师。 学生要求；根据班级情况进行分组，一般每组3-4名同学，选出小组长。 教学
2、手段选择： 1）主要应用讲授法、任务教学法、讨论法和演示法进行教学； 2）采取多媒体教学与实物演示相结合； 3）现场教学与动手操作相结合； 4）教师主导与学生自主学习相结合。,工作情境,电工电子技术,元器件的插装方法,手工插装 自动插装 印制电路板上元件的插装原则 （1）元件的插装应使其标记和色码朝上，以便于辨认。 （2）有极性的元件由其极性标记方向决定插装方向。 （3）插装顺序应该先轻后重、先里后外、先低后高。 （4）应注意元器件间的距离。印制板上元件的距离不能小于1mm；引线间的间隔要大于2mm；当有可能接触到时，引线要套绝缘套管。 （5）对于较大、较重的特殊元件，如大电解电容、变压器、阻
3、流圈、磁棒等，插装时必须用金属固定件或固定架加强固定。 表面元器件的安装,实践知识,线路安装工艺,卧式（HT）插元件 IC元件 径向（RD）元件 （电容， 晶振） 引脚成形,实践知识,数制：,（1）十进制（Decimal number）- 逢十进一,数码：0 9,位权：,10 i,(123.45)10= (123.45)D,（2）二进制（Binary number） - 逢二进一,数码：0 ，1,位权：,2 i,一、数制与编码,理论知识,二进制数转换为十进制数：,整数的转换-连除法,26,2,13,余数,2,0,6,2,1,3,2,0,2,1,1,0,1,除基数 得余数 作系数 从低位 到高位
4、,十进制数转换为二进制数：,理论知识,（3）八进制（Octal number） - 逢八进一,数码：0 7,位权：,（4）十六进制（Hexadecimal number） - 逢十六进一,数码：0 9,A,B,C,D,E,F,位权：,任意（N）进制数展开式的普遍形式：,第i位的系数,第i位的权,理论知识,二、十、十六进制的数码比较：,0,000,0,1,001,1,2,010,2,3,011,3,4,100,4,5,101,5,6,110,6,7,111,7,8,1000,8,1010,10,9,1001,9,A,11,1011,B,12,1100,C,13,1101,D,14,1110,E,
5、15,1111,F,理论知识,编码：,编码：,用二进制数表示文字、符号等信息的过程。,二 进制代码：,编码后的二进制数。,几种常见的BCD代码：,8421码,2421码,5421码,0000 0001 0010 0011 0100,0 1 2 3 4,8421码与十进制码的对应关系：,余3码,十进制数码：,8421码：,十进制数码：,8421码：,5 6 7 8 9,0101 0110 0111 1000 1001,理论知识,逻辑代数及基本运算,一、逻辑代数（布尔代数Boole Algebra） （开关代数）,逻辑：,事物因果关系的规律。,逻辑函数: 逻辑自变量和逻辑结果的关系,逻辑变量取值：
6、0 1 分别代表两种对立的状态,一种状态,另一状态,高电平,低电平,真,假,是,非,有,无,1,0,0,1,正逻辑,负逻辑,理论知识,二、三种基本逻辑运算,（与、或、非）,（1）与逻辑（逻辑乘）和与门,决定一事件的所有条件都具备时事件才发生的逻辑关系,功能表,A,B,Y,断,断,断,合,合,断,合,合,灭,灭,灭,亮,真值表,A,B,Y,0,0,0,1,1,0,1,1,0,0,0,1,逻辑函数式,Y=AB,逻辑符号,&,A,B,Y,与门（AND gate),理论知识,（2）或逻辑（逻辑加）和或门,决定一事件结果的诸条件中，只要有一个或一个以上具备时，事件就会发生的逻辑关系。,A,B,Y,0 0
7、,0 1,1 0,1 1,0,1,1,1,逻辑函数式,逻辑符号,A,B,Y,真值表,或门（OR gate),理论知识,（3）非逻辑（逻辑反）和非门,只要条件具备了，事件便不会发生；条件不具备， 事件一定发生的逻辑关系。,真值表,A,Y,0,1,1,0,逻辑函数式,逻辑符号,非门（NOT gate),理论知识,1、 常量之间的关系（常量：0和1）,加：,0+0=0,0+1=1,1+1=1,乘：,0 0=0,0 1=0,1 1=1,非：,2、变量和常量的关系（变量：A、B、C）,加：,A+0=A,A+1=1,A+A=A,乘:,A 0=0,A 1=A,A A=A,非：,3、与普通代数相似的定理,交换
8、律,逻辑代数的运算法则,理论知识,4、吸收律,5、德 摩根定律(反演律),结合律,分配律,理论知识,(1) 定义：,最小项是一个与项。,(2) 特点：,n 个变量都出现，每个变量以原变量或反变量的形式出现一次，且仅出现一次。称这个与项为最小项。n 变量有 2n 个最小项。,例如：在三变量A、B、C的最小项中：,1、最小项,输入变量的每一组取值都使一个对应的最小项的值等于1。,当A=1、B=0、C=1时，,所对应的十进制数就是5。,按照上述约定，作出三变量最小项编号表。,原取1,反取0.,卡诺图化简,理论知识,最小项的重要性质,在输入变量的任何取值下必有一个最小项，而且仅有一个最小项的值为1。,
9、三变量最小项编号表,理论知识,所有最小项之和为1。,任意两个最小项的乘积为0。,具有相邻性的两个最小项之和，可以合并成一项，并消去一对因子。,相邻性：,若两个最小项彼此只有一个因子不同，且互为反变量，则称这两个最小项具有相邻性。,例：,卡诺图化简,理论知识,定理：任何逻辑函数 y都可以用最小项之和的形式表示。而且这种形式是唯一的。,1、 真值表法：,将逻辑函数先用真值表表示，然后再根据真值表写出最小项之和。,例：将,表示为最小项之和的形式。,解：,由最小项特点知：n 个变量都出现，BC 缺变量 A ,所以 F 是一般与或式，不是最小项之和的标准形式。,列：F 真值表：,卡诺图化简,理论知识,由
10、最小项性质、知：每个最小项等于1的自变量取值是惟一的。,那么：将 F = 1 的输入变量组合相加即可。其输入变量组合中，1表示原变量 ,0表示反变量,用最小项表示逻辑函数的方法,理论知识,摩根定律及配项法,将逻辑函数反复利用摩根定律及配项法，将其表示为最小项之和的形式。,例1：,解：,原取1 反取0,用最小项表示逻辑函数的方法,理论知识,卡诺图的目的是用来化简逻辑函数，那么如何用卡诺图来表示逻辑函数？,真值表法,已知一个真值表，可直接填出卡诺图。方法是：把真值表中输出为 1 的最小项，在的卡诺图对应小方格内填 1 ，把真值表中输出为 0 的最小项，在卡诺图对应小方格内填 0 。,例：已知真值表
11、为,填有1 的所有小方格的合成区域就是该函数的卡诺图。,二、卡诺图表示逻辑函数的方法,理论知识,是 m13 和 m12 的公因子,所以只要在 A=B=1 ，C=0 所对应的区域填1即可。,同理：在 A=0， B=D=1 所对应的区域填1。,在 A=1，C=1 所对应的区域填1。,直接观察法：（填公因子法）,卡诺图表示逻辑函数的方法,理论知识,以四变量为例说明卡诺图的化简方法:,若规定：代表一个最小项的小方格叫做“0”维块。,“0”维块： 表示四个变量一个也没有被消去。,“0”维块相加,“1”维块,“2”维块,“3”维块,从上述分析中可以看出：,二个“0”维块相加，可合并为一项，并消去一对有 0
12、，1变化因子。,四个“0”维块相加，可合并为一项，并消去二对有 0，1变化因子。,八个“0”维块相加，可合并为一项，并消去三对有 0，1变化因子。,m0+m1,m3+m2,m4+m5,m7+m6,将相邻“0”维块相加，可以将两项合并为一项，并消去一对因子。,相邻项,卡诺图化简逻辑函数的方法：,理论知识,2、画出表示该函数的卡诺图。,3、画合并圈。,将相邻的“1”格按 2n 圈一组，直到所有“1”格全部被覆盖为止。,1、合并圈越大，与项中因子越少，与门的输入端越少。,2、合并圈个数越少，与项数目越少，与门个数越少。,3、由于 A+A=A，所以同一个“1”格可以圈多次。,4、每个合并圈中要有新的未
13、被圈过的“1”格 。,卡诺图化简原则：,4、将每个合并圈所表示的与项逻辑相加。,1、将函数化简为最小项之和的形式。,卡诺图化简步骤：,理论知识,二极管门电路,1、 二极管与门,在输入A、B 中，只要有一个（或一个以上）为低电平，则输出F 为低电平；只 有输入A、B 全为高电平时，输出F 才为高电平。可见输入与输出呈现与逻辑关系：,与逻辑关系表达式 F = AB,理论知识,A,B,F,0 0,0 1,1 0,1 1,0,0,0,1,与逻辑关系真值表：,与逻辑关系逻辑符号：,2、 二极管或门,只要输入A、B中一个为高电平，则输出F 为高电平；只有输入A、B同时为低电平时，输出F才为低电平。可见输入与输出呈现或逻辑关系。,理论知识,或逻辑关系式: F = A+B,或逻辑关系逻辑符号：,A,B,F,0 0,0 1,1 0,0,1,1,或逻辑关系真值表：,1 1,1,理论知识,三极管门电路,1、 晶体管非门,当A为低电平时，输出 端为高电平。当A为高电 平时，输出端为低电平， 实现非运算。,逻辑关系式,逻辑符号,理论知识,2、 三极管与非门,与非逻辑式：,逻辑符号：,与非逻辑真值表：,理论知识,3、 三极管或非门,或非逻辑式：,逻辑符号：,或非逻辑真值表：,理论知识,
