《电工电子技术 少学时 第2版 教学课件 ppt 作者 罗厚军 第8章 数字电路基础》由会员分享，可在线阅读，更多相关《电工电子技术 少学时 第2版 教学课件 ppt 作者 罗厚军 第8章 数字电路基础（80页珍藏版）》请在金锄头文库上搜索。
1、第8章 数字电路基础,8.1 数字电路的基本知识 8.2 基本逻辑关系和逻辑门 8.3 逻辑函数的表示及化简,第8章 数字电路基础,8.1 数字电路的基本知识,图8-1 脉冲信号,模拟信号：大小和方向随时间连续变化， 数字信号：大小和方向随时间间断变化，即离散信号， 也叫脉冲信号，,8.1 数字电路的基本知识,8.1.1 数字电路的特点 1)数字电路处理的是脉冲信号，信号用状态来表示。 2)数字电路研究的主要问题是电路的输入与输出的逻辑关系，故又称为数字逻辑电路。,3)分析的方法与模拟电路完全不同，主要用真值表、逻辑表达式、波形图及卡诺图表示和分析电路。 4)数字电路具有结构简单、便于集成、工
2、作可靠、控制迅速、测量准确度高等优点。,8.1 数字电路的基本知识,8.1.2 逻辑的概念及表示方法 (1)逻辑概念 所谓逻辑，是指“条件”与“结果”的关系。,图8-2 逻辑电路的因果对应关系,(2)逻辑关系的表示方法 反映条件的输入信号通常用字母A、B、C表示逻辑变量，,反映结果的输出信号通常用X、Y、Z表示逻辑函数，它们的取值都只有0和1两种，仅表示两种相互对立的逻辑状态。,8.1 数字电路的基本知识,8.1.3 半导体管的开关作用 1. 二极管的开关作用,图8-3 二极管的开关作用,8.1 数字电路的基本知识,图8-4 晶体管的开关作用,2. 晶体管的开关作用,8.1 数字电路的基本知识
3、,根据“1”、“0”代表逻辑状态的含义不同，有正、负逻辑之分，即在逻辑电路中有两种逻辑系统：用“1”表示高电平，“0”表示低电平的，称为正逻辑系统(简称正逻辑)；用“1”表示低电平，“0”表示高电平的，称为负逻辑系统（简称负逻辑）。 8.1.5 高电平和低电平 数字电路中不考虑电压值的大小，只考虑电路状态，即电路是高电平还是低电平。,8.1.4 正逻辑和负逻辑,8.2 基本逻辑关系和逻辑门,图8-5 与逻辑关系,8.2.1 与逻辑、与门 1. 与逻辑关系和符号,Y = AB,（8-1）,8.2 基本逻辑关系和逻辑门,表8- 1 与逻辑真值表,8.2 基本逻辑关系和逻辑门,2.与门电路及功能 1
4、)当A、B输入全为低电平时，两管为并联连接，会同时导通，输出为0V，即低电平。 2)当A、B输入全为高电平时，两管也会同时导通，输出为3.6V，即高电平。 3)当输入端中有一个为低电平0V时，比如A端为低电平，B端为高电平，则二极管VD1两端电位差大于二极管VD2两端，所以VD1优先导通，输出被钳制在0V(为低电平)。,8.2 基本逻辑关系和逻辑门,图8-6 二极管与门,3. 波形图,图8-7 与门波形图,8.2 基本逻辑关系和逻辑门,1. 或逻辑关系和符号,图8-8 或逻辑关系,8.2.2 或逻辑、或门,Y = A+B,（8-2）,8.2 基本逻辑关系和逻辑门,表8- 2 或逻辑真值表,8.
5、2 基本逻辑关系和逻辑门,2.或门电路及功能 1)当A、B输入全为低电平时，两管为并联连接，会同时导通，输出为0V，即低电平。 2)当A、B输入全为高电平时，两管也会同时导通，输出为3.6V，即高电平。 3)当输入端中有一个为高电平3.6V时，比如A端为高电平，B端为低电平，则二极管VD1两端电位差大于二极管VD2两端，所以VD1优先导通，输出被钳制在3.6V(为高电平)。,8.2 基本逻辑关系和逻辑门,图8-9 二极管或门,3. 波形图,图8-10 或门波形图,8.2 基本逻辑关系和逻辑门,1. 非逻辑关系和符号,图8-11 非逻辑关系,表8- 3 非逻辑关系表,8.2.3 非逻辑、非门,Y
6、 =,（8-3）,8.2 基本逻辑关系和逻辑门,2.非门电路及功能 1)当A为高电平时，晶体管饱和，相当于开关闭合，输出为低电平。 2)当A为低电平时，晶体管截止，相当于开关断开，输出为高电平。 3. 波形图,图8-12 晶体管非门,图8-13 非门波形图,8.2 基本逻辑关系和逻辑门,用“与”、“或”、“非”三种基本逻辑运算的各种不同组合可以构成“与非”、“或非”、“与或非”、“异或”和“同或”等复合逻辑，并构成相应的“复合门”。 (1)与非门 将“与门”和“非门”组合在一起可以构成“与非门”，或称“与非逻辑”。,图8-14 与非门的逻辑图和逻辑符号,8.2.4 复合逻辑门,（8-4）,8.
7、2 基本逻辑关系和逻辑门,表8- 4 与非逻辑真值表,由真值表可知，与非逻辑门的功能为：输入有0，输出为1；输入全1，输出为0。,8.2 基本逻辑关系和逻辑门,图8-15 与非门波形图,可画出对应的波形图：,8.2 基本逻辑关系和逻辑门,图8-16 或非门的逻辑图和逻辑符号,表8- 5 或非逻辑真值表,(2)或非门 将“或门”和“非门”组合在一起可以构成“或非门”，或称“或非逻辑”。,8.2 基本逻辑关系和逻辑门,图8-17 或非门波形图,（8-5）,函数表达式：,逻辑功能为：输入有1，输出为0；输入全0，输出为1,对应的波形：,8.2 基本逻辑关系和逻辑门,(3)与或非门 将“与门”、“或门
8、”和“非门”组合在一起可以构成“与或非门”，或称“与或非逻辑”。,表8- 6 与或非逻辑真值表,图8-18 与或非门的逻辑图和逻辑符号,8.2 基本逻辑关系和逻辑门,图8-19 与或非门波形图,函数表达式：,（8-6）,逻辑功能为：与项为1，输出为0，其余组合，输出为1,对应的波形：,8.2 基本逻辑关系和逻辑门,(4)异或门 “异或门”也称“异或逻辑”，它是两个变量的逻辑函数。,表8- 7 异或逻辑真值表,图8-20 异或门逻辑符号,8.2 基本逻辑关系和逻辑门,图8-21 异或门波形图,（8-7）,函数表达式：,逻辑功能为：输入相同，输出为0，输入相异，输出为1,对应的波形：,8.2 基本
9、逻辑关系和逻辑门,图8-22 同或门的逻辑图和逻辑符号,(5)同或门 “同或门”也称“同或逻辑”，它是两个变量的逻辑函数。,表8- 8 同或门真值表,8.2 基本逻辑关系和逻辑门,图8-23 同或门波形图,（8-8）,函数表达式：,逻辑功能为：输入相同，输出为1，输入相异，输出为0,对应的波形：,8.2 基本逻辑关系和逻辑门,例8.1 写出图8-24a所示逻辑电路的表达式，并对应于图8-24b所示输入波形画出输出波形。,图8-24 例8.1逻辑电路及输入波形,8.2 基本逻辑关系和逻辑门,解：图8-24a所示是由门电路构成的逻辑电路，两个输入端、两个输出端。输出端S与输入端A、B为异或关系，输
10、出端CO与输入端A、B为与关系，按输入与输出的关系写出逻辑表达式为,（8-9）,CO=AB,（8-10）,图8-25 例8.1输出波形,8.2 基本逻辑关系和逻辑门,例8.2 写出图8-26所示电路模型的逻辑关系，并对应地画出图8-27所示输入波形的输出波形。 解：在图8-26a中，A、B两开关串联，再与开关C并联，输出与输入之间的关系是：先“与”后“或”。,图a: L=AB+C,（8-11）,图8-26 例8.2电路模型,8.2 基本逻辑关系和逻辑门,图8-27 例8.2输入波形,L=（A+C）（B+D）,（8-12）,图 b ： A开关和C开关相并，B开关和D开关相并，之后相串，输出与输入
11、之间的关系是：先“或”后“与”：,8.2 基本逻辑关系和逻辑门,图8-28 例8.2输出波形,故其输出波形如图8-28所示。,8.2 基本逻辑关系和逻辑门,这种与非功能的集成逻辑门，其内部的输入级和输出级都是由晶体管构成的，即晶体管晶体管逻辑与非门，简称TTL与非门。 1. TTL集成芯片及功能,图8-29 74LS00集成电路引脚排列图,8.2.5 TTL集成与非门电路,8.2 基本逻辑关系和逻辑门,2. 电压传输特性,图8-30 TTL与非门的电压传输特性,8.2 基本逻辑关系和逻辑门, bc段(线性区)：0.6VUi1.3V，Uo线性下降。 cd段(转折区)：1.3VUi1.5V，Uo急
12、剧下降。 de段(饱和区)：Ui1.5V，Uo=0.3V。 3. 静态参数 (1) 输出高电平UoH和输出低电平UoL UoH的典型值为3.6V，UoL的典型值为0.3V。 (2) 阈值电压UTH UTH是电压传输特性的转折区中点所对应的Ui值，是与非门截止与导通的分界线，也是输出高、低电平的分界线。 (3) 扇出系数N 扇出系数指TTL与非门能够驱动同类与非门的个数，即与非门的负载能力，通常N8。, ab段(截止区)：0Ui0.6V，Uo=3.6V。,8.2 基本逻辑关系和逻辑门,(4) 关门电平Uoff和开门电平Uon 在保证输出电压为标准高电平USH(即额定高电平的90%)的条件下，所允
13、许的最大输入低电平，称为关门电平Uoff。,(5) 平均传输延迟时间tpd 该参数是一个表征与非门开关速度的参数，一般为330ns，其值越小越好。 (6)噪声容限 低电平噪声容限是指与非门截止，保证输出高电平不低于高电平下限值时，在输入低电平基础上所允许叠加的最大正向干扰电压，用UNL表示。,图8-31电路实现的逻辑功能是Y=Y1Y2，即能实现“与”的功能。,* 8.2.6 其他逻辑门电路,8.2 基本逻辑关系和逻辑门,图8-31 与非门输出端的线与,8.2 基本逻辑关系和逻辑门,1. 集电极开路与非门(OC门),OC门的主要用途有以下3个方面：, 实现线与功能。 用做电平转换。, 用做驱动器
14、。,图8-32 集电极开路与非门,8.2 基本逻辑关系和逻辑门,2.三态门 1) 输出端除了可以输出高、低电平两种状态外，还可以出现第三种状态高阻状态(或称禁止状态)。 2) 输入级多了一个控制端(或称使能端)。 当 =0时，P点为高电平，二极管VD截止,对与非门无影响，电路处于正常工作状态，Y= 。 当 =1时，P点为低电平，二极管VD管导通，使VT2管的集电极电压Uc21V，因而VT4管截止。同时，由于 =1，因而VT1管的基极电压Ub1=1V，则VT2、VT5管也截止。这时从输出端看进去，电路处于高阻状态。这种门的真值表见表8-9。,8.2 基本逻辑关系和逻辑门,图8-33 三态门逻辑电
15、路,表8- 9 三态门逻辑表,8.2 基本逻辑关系和逻辑门,例8.3 对应图8-35所示的输入波形，分别画出如图8-34a、b所示不同逻辑符号的三态门输出端波形。,图8-34 三态门逻辑符号,8.2 基本逻辑关系和逻辑门,图8-35 例8.3图,解：图8-34a所示的逻辑符号为控制信号E在低电平时有效，所以，在E=0期间输出端Y和输入端A、B为与非逻辑关系；在E=1期间输出端Y为高阻状态，如图8-35中Ya所示。,8.2 基本逻辑关系和逻辑门,8.2.7 集成逻辑门电路的使用常识 在数字系统中，每一种集成门电路都有其特点，例如，有高速逻辑门、低功耗逻辑门或抗干扰能力强的逻辑门等。 1.对输入端
16、的要求 1)各输入端不能直接接高于5.5V的电源，亦不能与低于0.5内阻的电源连接，以免因过热而烧坏电路。 2)带扩展的TTL电路，其扩展端不允许直接接电源，否则将损坏元器件。 2.对输出端的要求 1)不允许直接接电源。 2)除OC门外，普通TTL与非门输出端不允许并联使用。 3)为避免容性负载的瞬时过电流，一般应接入限流电阻。,8.2 基本逻辑关系和逻辑门,3.对TTL门多余输入端的处理 1)并联接到使用的输入端上。 2)通常与非门通过限流电阻接电源，或非门接地或接低电平。 3)在门电路的使用安装过程中,应尽量避免干扰信号的侵入，保证电路稳定工作。 例8.4 根据图8-36所示逻辑符号输入端所接的信号，判断其输出逻辑电平。,图8-36 例8.4图,8.2 基本逻辑关系和逻辑门,解：图8-36a中的三个输入端均悬空，即相当于接高电平，根据与非门的逻辑功能，全1为0，所以图8-36a的输出为0。 图8-36（b）的三个输入端接电源，即高电平，根据与非门的逻辑功能，全1为0，所以图8-
