《电工电子技术 教学课件 ppt 作者 王国伟 第13章》由会员分享，可在线阅读，更多相关《电工电子技术 教学课件 ppt 作者 王国伟 第13章（95页珍藏版）》请在金锄头文库上搜索。
1、第13章 时序逻辑电路,13.1 触发器 13.2 时序逻辑电路的分析和设计方法 13.3 常用时序逻辑功能器件 13.4 脉冲信号的产生与整形 13.5 555定时器及其应用,学 习 要 求,1掌握触发器的逻辑功能及常用芯片的使用；掌握常用中规模集成计数器、寄存器的逻辑功能及使用方法；掌握由555定时器构成单稳、多谐、施密特触发器的方法。 2理解触发器的概念及工作原理、逻辑功能；理解二进制计数器的组成及工作原理；理解时序逻辑电路的分析和设计方法；理解集成器件555定时器的结构及工作原理。,13.1 触发器,触发器是构成时序逻辑电路的基本逻辑部件。 它有两个稳定的状态：0状态和1状态；在不同的
2、输入情况下，它可以被置成0状态或1状态；当输入信号消失后，所置成的状态能够保持不变。所以，触发器可以记忆1位二值信号。根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T触发器；按照结构形式的不同，又可分为基本RS触发器、同步触发器、主从触发器和边沿触发器。,13.1.1 基本RS触发器,1基本RS触发器的电路组成和逻辑符号 图13-1a所示是由两个与非门交叉连接起来构成的基 本RS触发器。图13-1b是基本RS触发器的逻辑符号。,图13-1 基本RS触发器的逻辑图和逻辑符号,2基本RS触发器的工作原理,反映触发器次态与输入信号及现态之间的关系的表格称为特性表。表13-1
3、为基本RS触发器的特性表。 由表13-1可得触发器次态与输入及现态之间的逻辑关系式，即特性方程，为,表13-1 基本RS触发器的特性表,13.1.2 同步RS触发器,CP1时，工作情况与基本RS触发器相同。,a)逻辑符号 b) 曾用符号 c)国标符号,特性表,特性方程,主要特点,波形图,（1）时钟电平控制。在CP1期间接收输入信号，CP0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。 （2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。,不变,不变,不变,不变,不变,不变,置1,置0,置1,置0,不变,13.1.3 主从触发器,1
4、.主从RS触发器,工作原理,（1）接收输入信号过程 CP=1期间：主触发器控制门D7、D8打开，接收输入信号R、S，有： 从触发器控制门D3、D4封锁，其状态保持不变。,1,0,0,1,特性方程,逻辑符号,电路特点,主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有 CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP1期间，输入信号R和S不能同时为1。,2、主从JK触发器,代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：,将,主从JK触发器没有约束。,特性表,时序图,电路特点,逻辑符号,主从JK触发器采用主从控制结构
5、，从根本上解决了输入信号直接控制的问题，具有 CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。 输入信号J、K之间没有约束。 存在一次变化问题。,13.1.4 边沿触发器,图13-8是利用门传输延迟时间构成的负边沿JK触发器逻辑电路。,图 13-8 负边沿JK触发器,b）逻辑符号,在稳定的CP=0及CP=1期间，触发器状态均维持不变，这时触发器处于一种“自锁”状态。,当CP由1变为0时，由于CP信号是直接加到与或非门的其中一个与门输入端，首先解除了触发器的“自锁”，但还要经过一个与非门延迟时间tpd才能变为1。在没有变为1以前， 仍维持CP下降沿前的值，即,代入基本RS触发器特征方程，
6、有,由以上分析可知，在CP=1时，J、K信号可以进入输入与非门，但仍被拒于触发器之外。 只有在CP由1变为0之后的短暂时刻里，由于与非门对信号的延迟，在CP=0前进入与非门的J、 K信号仍起作用，而此时触发器又解除了“自锁”， 使得J、 K信号可以进入触发器，并引起触发器状态改变。 因此， 只在时钟下降沿前的J、 K值才能对触发器起作用，从而实现了边沿触发的功能。 与主从触发器相比，同类工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。,也就是说，在CP由1变为0的下降沿时刻，触发器接收了输入信号J、K，并按JK触发器的特征规律变化。,13.2 时序逻辑电路的分析和设计方法,13.2.1 时
7、序逻辑电路概述 一个电路在任何时刻的稳定输出不仅与该时刻电路的输入信号有关，而且与该电路过去的输入有关，这样的电路称为时序逻辑电路。 时序逻辑电路由组合电路和存储(记忆)器件及反馈回路三部分组成，如图13-9所示。,图13-9 时序逻辑电路的结构框图,2时序逻辑电路逻辑功能的表示方法,时序逻辑电路的逻辑功能可用逻辑方程式、状态表、状态图、时序图4种方式表示，这些表示方法在本质上是相同的，可以互相转换。 图13-9中，X1Xi为时序逻辑电路的外部输入信号，Z1Zj为输出信号，Y1Yr为存储电路的输入信号，为存储电路的输出信号，这些信号的关系可用以下三个方程表示：,输出方程,驱动方程 状态方程,3
8、时序逻辑电路的特点和分类,时序逻辑电路有以下特点： （1） 时序逻辑电路由组合电路和存储电路组成。 （2） 时序逻辑电路中存在反馈，因而电路的工作状态与时间因素有关，即时序逻辑电路的输出由电路的输入和电路原来的状态共同决定。 时序逻辑电路可分为同步时序逻辑电路和异步时序逻辑电路两类。同步时序逻辑电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。异步时序逻辑电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。,电路图,时钟方程、驱动方程和输出方
9、程,状态方程,状态图、状态表或时序图,判断电路逻辑功能,1,2,3,5,13.2.2 时序逻辑电路的分析方法,时序逻辑电路的分析步骤：,计算,4,例13-1,时钟方程：,输出方程：,同步时序逻辑电路的时钟方程可省去不写。,驱动方程：,1,写方程式,2,求状态方程,JK触发器的特性方程：,将各触发器的驱动方程代入，即得电路的状态方程：,3,计算、列状态表,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0 0 1,0 1 1,1 0 1,1 1 1,0 0 0,0 1 0,1 0 0,1 1 0,0,0,0,0,1,1,0,0,4,画状态图、时序图
10、,状态图,5,电路功能,时序图,有效循环的6个状态分别是05这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即： 000001011111110100000 所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y1。,设计要求,原始状态图,最简状态图,画电路图,检查电路能否自启动,1,2,4,6,13.2.3 时序逻辑电路的设计方法,时序逻辑电路的设计步骤：,选触发器，求时钟、输出、状态、驱动方程,5,状态分配,3,化简,例,1,建立原始状态图,设计一个按自然态序变化的7进制同步加法计数器，计数规则为
11、逢7进1，产生一个进位输出。,状态化简,2,状态分配,3,已经最简。,已是二进制状态。,4,选触发器，求时钟、输出、状态、驱动方程,因需用3位二进制代码，选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。 由于要求采用同步方案，故时钟方程为：,输出方程：,状态方程,比较，得驱动方程：,电路图,5,检查电路能否自启动,6,将无效状态111代入状态方程计算,可见111的次态为有效状态000，电路能够自启动。,(1) 电路图,1.二进制同步计数器,3位二进制同步加法计数器,13.3 常用时序逻辑功能器件,13.3.1 计数器,驱动方程：,输出方程：,(2) 逻辑方程式,时钟方程：
12、,（3）状态方程,JK触发器的特性方程：,将各触发器的驱动方程代入，即得电路的状态方程：,（4）列状态表,（5）画状态图,时序图,FF0每输入一个时钟脉冲翻转一次,FF1在Q0=1时，在下一个CP触发沿到来时翻转。,FF2在Q0=Q1=1时，在下一个CP触发沿到来时翻转。,3位二进制同步减法计数器,2、二进制异步计数器,3位二进制异步加法计数器,(1) 逻辑电路,(2) 逻辑方程式,驱动方程：,时钟方程：,输出方程：,（3）状态方程,JK触发器的特性方程：,将各触发器的驱动方程代入，即得电路的状态方程,（4）列状态表,（5）画状态图,时钟方程：,时序图,FF0每输入一个时钟脉冲翻转一次，,FF
13、1在Q0由1变0时翻转，,FF2在Q1由1变0时翻转。,4位集成二进制同步加法计数器74LS161/163,74LS163的引脚排列和74LS161相同，不同之处是74LS163采用同步清零方式。,3集成计数器,集成十进制异步计数器74LS90,(3) N进制计数器,1.用同步清零端或置数端归零构成N进置计数器,2.用异步清零端或置数端归零构成N进置计数器,（1）写出状态SN-1的二进制代码。 （2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。 （3）画连线图。,（1）写出状态SN的二进制代码。 （2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。 （3）画连线图。,利用
14、集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。,清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置9功能。,例 用74LS161来构成一个十二进制计数器。,SNS121100,D0D3可随意处理,D0D3必须都接0,SN-1S111011,13.3.2 寄存器,1.基本寄存器,无论寄存器中原来的内容是什么，只要送数控制时钟脉
15、冲CP上升沿到来，加在并行数据输入端的数据D0D3，就立即被送入进寄存器中，即有：,2 . 移位寄存器,（1）单向移位寄存器,并行输出,时钟方程：,驱动方程：,状态方程：,并行输出,时钟方程：,驱动方程：,状态方程：,（2）双向移位寄存器,M=0时右移,M=1时左移,（3）集成双向移位寄存器74LS194,13.4.1 由门电路构成的多谐振荡器,能产生矩形脉冲的自激振荡电路叫做多谐振荡器。,13.4 多谐振荡器,在t1时刻， uo由0变为1，由于电容电压不能跃变，故ui1必定跟随uo发生正跳变，于是ui2（uo1）由1变为0。这个低电平保持uo为1，以维持已进入的这个暂稳态。在这个暂稳态期间，电容C通过电阻R放电，使ui1逐渐下降。在t2时刻，ui1上升到门电路的开启电压UT，使uo1（ui2）由0变为1，uo由1变为0。同样由于电容电压不能跃变，故ui1跟随uo发生负跳变，于是ui2（uo1）由0变为1。这个高电平保持uo为0。至此，第一个暂稳态结束，电路进入第二个暂稳态。,第一暂稳态及其自动翻转的工作过程,第二暂稳态及其自动翻转的工作过程,在t2时刻，uo1变为高电平，这个高电平通
