《7段数码管实验报告》由会员分享，可在线阅读，更多相关《7段数码管实验报告（7页珍藏版）》请在金锄头文库上搜索。
1、EDA 实 验 报 告实 验 名 称 ： 7段数码管控制接口 学 院 ： 信息工程学院 专 业 (方 向)： 电子信息工程 年 级、 班： 2009级2班 学 生 姓 名： * 指 导 教 师： * 2012 年 6 月 27 日17段数码管控制接口一、 实验要求。用设计一个共阴7段数码管控制接口，要求：在时钟信号的控制下，使6位数码管动态刷新显示0F，其中位选信号为8-3编码器编码输出。二、 实验内容。在实验仪器中，8 位 7 段数码显示的驱动电路已经做好，并且其位选信（SEL7.0）为一 3-8 译码器的输出，所以我们在设计 7 段数码管控制接口时，其位选信号输出必须经8-3编码。 显示控
2、制器的引脚图如图40-1： 图1图中 CP 为时钟输入端，SEGOUT7.0为段驱动输出；SELOUT2.0为位选信号输出；NUMOUT3.0为当前显示的数据输出。图40-2 7段显示控制器仿真波形图从图40-2可以看出，6位数码管是轮流点亮的，我们以 NUMOUT=1 这段波形为参考：当SELOUT为000时，点亮第一位显示器，显示的数字为 1，同时，NUMOUT 输出的数据也为“0001”。同理，当 SELOUT 为 001 时，点亮第二位显示器，显示数字为 1，直到 6 位显示器全都显示完毕，等待进入下一个数字的显示。同时，还有一个问题不可忽视，位扫描信号的频率至少需要多少以上，才能使显
3、示器不闪烁？简单的说，只要扫描频率超过眼睛的视觉暂留频率24HZ以上就可以达到点亮单个显示，却能享有 6个同时显示的视觉效果，而且显示也不闪烁。当我们输入频率为 5MHZ时，我们通过加法计数器来产生一个约300HZ的信号，并且由它来产生位选信号，请参考下面程序段： PROCESS (CP) - 计数器计数 BeginIF CPEvent AND CP=1 then Q = Q+1; END IF; END PROCESS; NUM = Q(24 DOWNTO 21); -about 1 Hz S = Q(15 DOWNTO 13); -about 300 Hz -扫描信号 SEL 24HZ，所
4、以不会有闪烁情形产生。实验程序设计如下：module ledCycle(outData,VGA,CLK);input CLK; output 3:0 VGA;assign VGA3:0=4b0010;output reg 15:0 outData;reg 7:0temp=8h00;parameter font0=16h803F;parameter font1=16h8006;parameter font2=16h805B;parameter font3=16h804F;parameter font4=16h8066;parameter font5=16h806D;parameter font6
5、=16h807D;parameter font7=16h8007;parameter font8=16h807F;parameter font9=16h806F;parameter fontA=16h8077;parameter fontB=16h807C;parameter fontC=16h8039;parameter fontD=16h805E;parameter fontE=16h8079;parameter fontF=16h8071;always (posedge CLK)beginif(temp16)begintemp=1;outData=font0;endelsebeginca
6、se (temp)0: outData=font0;1: outData=font1;2: outData=font2;3: outData=font3;4: outData=font4;5: outData=font5;6: outData=font6;7: outData=font7;8: outData=font8;9: outData=font9; 10: outData=fontA; 11: outData=fontB; 12: outData=fontC; 13: outData=fontD; 14: outData=fontE; 15: outData=fontF; default ;endcasetemp=temp+1; endendendmodule三、 实验连线和引脚分配。实验连线：IO_CLK连接IO3图3 引脚分配图四、RTL图和时序仿真波形。 图4 时序仿真图图6 RTL电路图6
