《纪禄平-计算机组成原理ppt(第4版)3(5)-cpu子系统-mips-4-多周期-3-控制系统课件》由会员分享，可在线阅读，更多相关《纪禄平-计算机组成原理ppt(第4版)3(5)-cpu子系统-mips-4-多周期-3-控制系统课件（33页珍藏版）》请在金锄头文库上搜索。
1、1,3.5.4 多周期MIPS处理器,（组合逻辑与微程序）,2,多周期CPU所需的控制信号,支持：R型运算、I型(访存/分支/运算等)和J型j指令；,共需13组控制信号（用天蓝色字体标注）。,3,多周期控制系统,32位指令：,31:26,5:0,OP(6) func(6),标志寄存器,3、控制系统方案,控制系统暂不考虑外部的I/O控制。,输出的13种控制信号,4,控制信号的产生方式,两种方式：,(1) 硬连线(hardwired), 基于组合逻辑电路。,(2) 微程序(micro-programmed)，基于存储。, 硬连线控制器 组合逻辑控制器, 微程序控制器,5,组合逻辑 电路,微命令序列
2、,指令 译码器,内部状态 S,时序系统 M,指令信息 I,(1) 硬连线(组合逻辑)控制方式,控制信号(微命令)的产生原理,C= f(I, M, S, E),时序信号,6,PC 控制器,采用两级控制模式,zero,IR31:26,ALU 控制器,时序信号系统,5(FT/DT/ET/MT/RT),7,需分别设计实现各控制部件,时序系统； 主控单元； PC控制器； ALU控制器；,设计思路：,整理控制信号级的逻辑表达式(指令T),整理控制部件级的输入/输出真值表,把表达式转换成组合逻辑电路，综合、化简；,8,多周期时序系统,时序信号系统,目标指令的时序迁移图：,FT,DT,ET,MT,RT,j,非
3、j,beq,sw,R型/I型运算,lw/sw,lw,R型/lw/I型运算,结论： 时序的变化与指令相关，也和当前时序状态有关。,Tn+1=f(I, Tn),9,时序主处理单元+6个时序状态触发器；,反馈型的时序信号连接；,10,可直接写出主处理单元的各输出逻辑，如：,1FT = jDT+beqET+SWMT+R型 和I型运算/lwRT+reset,R型和I型运算/lw=.,1RT = ,其中,无关项,11,主控单元逻辑,整理输入输出真值表（参考表3-333-39）； 写出各输出信号的逻辑关系式； 合并、完成组合逻辑设计。,（具体设计细节请参见教材）,12,ALU控制单元逻辑,ALU 控制器,（
4、结合aluop编码、表3-33表3-38中的ALU相关微命令）,真值表各输出码位的逻辑式合并化简组合逻辑,13,PC控制单元逻辑,PC 控制器,zero,写出各位的输出逻辑式：,PCsrc1=j_flag,PCsrc0=beq_flagzero,PCWrite=FT_flag+beq_flagzero+j_flag,组合逻辑,14,处理器的完整硬件架构图,由组合逻辑实现,15,(2) 微程序控制方式,控制信号(微命令)的产生原理,将指令在每个时钟周期中所需的控制信号等信息编码成微指令(I);,每条指令对应多条I(组成1段微程序), 并保存到控制存储器(Control Store);,根据机器指
5、令(OPfunc), 定位微程序, 依次读取各条I ，暂存于微指令寄存器(IR) ;,将I的控制信号字段译码, 输出对应的控制信号;,通过I中的顺序控制字段, 形成一下条I的微地址。,16,微命令字段,输出控制信号（13种）,顺序控制,控制系统(微程序),辅助字段,控制存储器 (微程序),微指令寄存器IR,I,译码电路,PC,微地址 形成电路,zero,微程序控制系统方案(输入输出),17,需要设计的内容,微地址(A)形成电路;,微程序(P);,组合 逻辑,程序 设计,微命令译码电路;,18, 微程序的设计,分析指令的控制信号(因为要对控制信号编码),拟定统一的微指令(I)格式,把各IT中，需
6、要控制系统输出的控制信号，编码成该指令的1段微程序,把所有指令的微程序按顺序存储到Control Store;,1条指令1段微程序n条微指令,n = 微指令周期数 = 指令时钟周期数,控制取指操作的微指令(I0)，存储在控制存储器的0#地址单元，被所有指令共享。,19,20,多路选择器: 4个+2个(2位/个)；,各指令的控制信号,共需13种控制信号, 共18位。,ALU: 1组(4位)；,存储器: 2个；,寄存器堆: 1个；,扩展器: 1个；,专用寄存器: 2个；,21, 微指令(I)格式,微命令字段,微地址,未使用,31:14,9:2,13:10,13个(18位)控制信号组成数据通路控制(
7、微命令)字段,1:0,微指令字长：32位,8位用作微地址字段(A),2位用作I的顺序控制字段(SC)，标识下一条I的地址形成方式,顺序控制,18位,8位,4位,2位,直接编码法 分段直接编码法 分段间接编码法,剩余4位暂不使用,（因为指令足够长，且控制信号又较少，速度快）,22,微命令字段的编排顺序,微命令字段 18位,SC,2,顺序控制字段 2位,SC字段说明(表3-42) 00-顺序执行，即按PC+4，读取下一条I; 01-按指令op/func译码结果分支，读取下一条I； 10-按无条件转移方式读取下一条I; 11-根据alu反馈的zero标志读取下一条I;,23,把各T中的控制信号直接编
8、码成I,例如：公共的取指令操作,24,将控制信号直接编码,00 0 0 0 0 00 0 0 0 0 0 0 0000 0000 00000000 00 -默认,1,1,1,0010,01,00B08001H,25, 整合所有指令的微程序并存储到Control Store, T0中取指操作对应的微指令被全部指令共享,各指令的其余微指令按顺序存储,各指令的最末一条微指令中的顺序控制字段SC=10, 将各指令的T1对应的A分别写入到微地址寄存器堆中相应的寄存器,这里T1对应的A，即为00H微指令(T0, 控制取指令操作)执行后， op/func分支后第一条微指令的地址。,方便根据指令译码结果，读取
9、T1微指令的微地址；,(配合地址字段，无条件转移到00H单元),26, 微地址(A)形成电路,用微地址寄存器堆专门存放T1对应的I地址(即A),指令译码器根据指令的OP/func字段译码，产生微地址寄存器堆的地址码；,设计方案如后所示:,27,clock,微地址A,op/func 译码,PC,顺序控制 （SC）,微地址形成电路方案之一：,rst,zero 断定,基于微地址存储,28,04H,10H,1CH,微地址 选择器,微地址寄存器堆的存储方案,29, 指令op/func译码器,op/func 译码,整理输入输出真值表；,写出输出位的逻辑式；,组合逻辑电路；,30, zero断定分支的设计,
10、Zero断定 分支,可以采用读存储器的方式：,也可以采用组合逻辑的方式,分别写出A7A0的逻辑式，完成组合逻辑设计,31,微命令译码电路,输出控制信号,译码电路,微命令字段I17:0,微命令字段中的控制信号编码 采用的是直接编码.,输出的6个选择器控制信号：,13种/18位,aluSrc_A=I26, aluSrc_B=I25:24,.,输出的5个存储控制信号：,PCWrite=I23, Memwrite=I22,.,输出的2个数据控制信号：,extend=I19, operation=I18:14,32,CPU的完整硬件结构,控制核心由微程序实现,33,组合逻辑方式的特点：,（1）控制信号的产生速度比微程序快,（2）设计不规整,（3）不容易修改或扩展,微程序控制方式的特点：,（1）用规整的存储逻辑代替了不规整的、繁琐的硬连线逻辑，结构简化，有利于设计自动化,（2）容易修改和扩展、灵活、通用性强,（4）控制信号的产生速度比组合逻辑慢,（3）可靠性较高，易于诊断和维护,
