《数字电子技术-第三章-组合逻辑电路》由会员分享，可在线阅读，更多相关《数字电子技术-第三章-组合逻辑电路（94页珍藏版）》请在金锄头文库上搜索。
1、第3章 组合逻辑电路,逻辑电路分为组合逻辑电路和时序逻辑电路两大类。在组合逻辑电路中，数字信号是单向传递的，即只有从输入端到输出端的传递，没有从输出端到输入端的反向传递。构成组合逻辑电路的基本单元电路是逻辑门。其特点是：电路某一时刻的输出，只取决于该时刻的输入，而与该时刻之前电路的状态无关。当电路输入的状态发生变化时，其输出的状态随着就发生变化。本章主要介绍：组合逻辑电路分析和设计的基本方法，典型组合逻辑部件编码器、译码器、加法器、数据选择器及常用数码显示器件的识别与使用。,第3章 组合逻辑电路,本章要点 组合逻辑电路的分析与设计 编码器及应用 译码器及应用 加法器及应用 数据选择器及应用,3
2、.1 组合逻辑电路的分析与设计,组合逻辑电路可以有一个或多个输入端，也可以有一个或多个输出端。组合逻辑电路分析是指根据已知的逻辑电路，找出输出与输入之间的逻辑关系，进而判断其逻辑功能。组合逻辑电路设计是指根据给定的逻辑功能要求，找出用最少的逻辑门来实现该逻辑功能的电路。,3.1.1 任务描述,1. 按图3.1所示连接电路，检查无误后接通电源。,图3.1 3人表决演示电路,3.1.1 任务描述,2. 闭合1个开关，观察发光二极管的发光情况，记录观察到的结果。 3. 闭合2个开关，观察发光二极管的发光情况，记录观察到的结果。 4. 闭合3个开关，观察发光二极管的发光情况，记录观察到的结果。 将每次
3、操作观察到的发光二极管发光情况记录于表3.1。,3.1.1 任务描述,图3.2所示是2个开关闭合时，观察到的现象。,图3.2 闭合2个开关时观察到的现象,3.1.2 组合逻辑电路的分析,1. 分析方法 通常组合逻辑电路的分析，按下述四个步骤进行。 第一步，根据给定的逻辑电路，写出逻辑函数表达式。其方法是：把电路分为若干级，逐级写出逻辑表达式，然后写出电路输出与输入之间的逻辑函数表达式。 第二步，对得到的逻辑函数表达式进行化简。其方法是：根据逻辑函数表达式的具体情况，综合应用公式化简法进行化简。 第三步，列真值表。其方法是：把各种可能的输入取值组合代入简化的逻辑函数表达式中，算出输出值。如果有n
4、个输入信号，真值表应有2n种取值组合。 第四步，判断逻辑电路的逻辑功能。其方法是：根据真值表进行推理判断。在实际应用中，当逻辑电路很复杂时，一般难以用简明扼要的文字来归纳其逻辑功能，这时就用真值表来描述其逻辑功能。,3.1.2 组合逻辑电路的分析,2. 分析举例 【例3.1】 试分析图3.1所示电路的逻辑功能。,解：画出图3.1所示电路的逻辑图如图3.4所示。,图3.4 例3.1的逻辑图,3.1.2 组合逻辑电路的分析,（1）根据图3.4所示写逻辑函数表达式。 K = L = M = Y =,（2）化简逻辑函数。 Y = = S1S2+S2S3+S1S3,3.1.2 组合逻辑电路的分析,（3）
5、列真值表，如表3.2所示。,3.1.2 组合逻辑电路的分析,（4）由真值表可知：只有当输入S1、S2、S3中有两个以上为1时，输出Y才为1。如果由3个人每人操作一只开关，合上开关时S值取1，表示同意，断开开关时S值为0，表示不同意；输出Y为1时，表示多数同意，输出Y为0时，表示多数不同意。则：只有两个人以上合上开关时，输出Y才为1，表示多数同意。因此，该电路可以作为3人表决器。,3.1.3 组合逻辑电路的设计,1. 设计方法 通常组合逻辑电路的设计按下述四个步骤进行。 第一步，列真值表。其方法是：根据给定的实际逻辑问题，确定哪些是输入量、哪些是输出量，理清它们之间的逻辑关系；然后，对输入量赋值
6、，列出真值表。 第二步，写逻辑函数表达式。其方法是：根据真值表写出逻辑函数表达式。 第三步，化简逻辑函数。 第四步，画出逻辑图。,3.1.3 组合逻辑电路的设计,2. 设计举例 【例3.2】 试设计举重裁判表决器。裁判规则为：设一个主裁判和两个副裁判，只有当主裁判和至少一个副裁判判明举重成功时，运动员的试举才“成功”。,分析：本例有3名裁判，因此所设计的电路应有3个输入逻辑变量，主裁判A和两名副裁判B、C。举重过程中，杠铃完全举上的裁决由每位裁判按下自己面前的按钮来确定。按下按钮时，输入逻辑变量取值为1；不按按钮时，输入逻辑变量取值为0。运动员试举是否成功，由输出逻辑变量Y控制的指示灯来显示。
7、Y输出为1，指示灯亮，表示试举成功；Y输出为0，指示灯不亮，表示试举不成功。,3.1.3 组合逻辑电路的设计,解： （1）列真值表。根据题意列出真值表如表3.3所示。,3.1.3 组合逻辑电路的设计,（2）写逻辑函数表达式。根据真值表写出逻辑函数表达式为,（3）化简逻辑函数。,3.1.3 组合逻辑电路的设计,（4）画逻辑图。根据化简后的逻辑函数表达式，画出的逻辑图如图3.6所示。,图3.6 例3.2的逻辑图,3.1.3 组合逻辑电路的设计,用与非门实现的逻辑图如图3.7所示。,图3.7 用与非门实现的举重裁判表决器逻辑图,3.1.3 组合逻辑电路的设计,举重裁决器制作电路，如图3.8所示。,图
8、3.8 举重裁判表决器制作电路,3.2 编码器及应用,在数字电路中，通常把编码后的二进制数称为代码。根据编码规则的不同，常用的有二进制代码、二-十进制代码等。编码器是指能够实现编码功能的组合逻辑电路。能够实现二进制编码功能的组合逻辑电路称为二进制编码器，能够实现二-十进制编码功能的组合逻辑电路称为二-十进制编码器。,3.2.1 任务描述,1. 按图3.9所示连接电路，检查无误后接通电源。,图3.9 二进制编码演示电路,3.2.1 任务描述,2. 闭合开关SR时，观察发光二极管的发光情况，记录观察到的结果。 3. 闭合开关SY时，观察发光二极管的发光情况，记录观察到的结果。 4. 闭合开关SG时
9、，观察发光二极管的发光情况，记录观察到的结果。 每次操作只能闭合一只开关，在某只开关闭合前，必须确保其他开关是断开的。将观察到的发光二极管发光情况记录于表3.4。,3.2.1 任务描述,图3.10所示是开关SY闭合时，观察到的现象。,图3.10 闭合开关SY时观察到的现象,3.2.2 二进制编码器,1. 编码器的基本功能 二进制编码真值表如表3.5所示。表中，无输入指没有开关闭合，此时输出的代码为“00”。,3.2.2 二进制编码器,由于每次操作只有一个输入信号，即输入IR、IY、IG具有互斥性，根据表3.5，将输出变量取值为1对应的输入变量相加，可得输出Y1、Y0与输入IR、IY、IG之间的
10、逻辑关系表达式如下。 Y0 = IR + IG Y1 = IY + IG,对Y1、Y0两次取非，得,这2个表达式是搭建图3.9所示电路的依据。,3.2.2 二进制编码器,一般而言，n位编码器可以对2n个输入信号进行编码，即编码器有2n个输入、n个输出。图3.11所示是3位二进制编码器示意图，可以对8个输入信号进行编码。由于有8个输入、3个输出，通常称其为8线-3线编码器。,图3.11 3位二进制编码器示意图,3.2.2 二进制编码器,8线-3线编码器编码真值表如表3.6所示。,3.2.2 二进制编码器,2. 优先编码器 在演示过程中，要求每次只能闭合一只开关，并且在某只开关闭合前必须保证其他开
11、关是断开的。这种要求给实际应用带来了很大的不便。为了方便使用，通常给输入信号排定一个优先顺序，当同时有几个信号输入时，编码器只对优先级高的信号进行编码。例如，若排定I7I0的优先顺序是I7最高、I6次之，依此类推，I0最低，则表3.6所示的8线-3线编码真值表可转换为表3.7所示的8线-3线优先编码真值表。,3.2.2 二进制编码器,表中的“”号表示：有优先级高的输入信号输入时，优先级低的输入信号有输入还是无输入，不影响编码器的输出。,3.2.2 二进制编码器,3. 集成8线-3线优先编码器 集成8线-3线优先编码器74LS148、74LS348的引脚排列完全相同，如图3.12（a）所示。,图
12、3.12（a） 74LS148的引脚排列,3.2.2 二进制编码器,图中： （5脚）为使能输入端，也称选通输入端或控制端，具有片选功能；（1013脚、14脚）为编码信号输入端， （6、7、9脚）为编码输出端； （14脚）为扩展输出端，级联应用时，作为输出位的扩展端； （15脚）为使能输出端，也称选通输出端；16脚为电源端，8脚为接地端。,3.2.2 二进制编码器,74LS148的逻辑符号如图3.12（b）所示。,图3.12（b） 74LS148的逻辑符号,3.2.2 二进制编码器,74LS148的功能表如表3.8所示。,3.2.3 二-十进制编码器,二-十进制编码器的基本功能是将10个十进制数
13、码转换为8421BCD码。因有10个输入、4位输出，通常称为10线-4线8421BCD编码器，其示意图如图3.14所示。,图3.14 二-十进制编码器示意图,3.2.3 二-十进制编码器,3.2.3 二-十进制编码器,在实际应用中，常用的二-十进制编码器是集成10线-4线8421BCD优先编码器，如CD74HC147、74LS147等。如图3.15所示是CD74HC147的引脚排列和逻辑符号。,图3.15 二-十进制优先编码器CD74HC147,（a）引脚排列,（b）逻辑符号,3.2.4 编码器的应用,利用编码器74LS348与微控制器8051配合，只需要3条输入线就可以实现对8个不同点进行监
14、控，监控电路连接如图3.16所示。,图3.16 编码监控电路,3.3 译码器及应用,译码是编码的逆过程。即：将编码器输出的代码所表示的原来的信号“翻译”出来。实现译码功能的电路称为译码器。在数字电路中，常用的译码器有二进制译码器、二-十进制译码器、显示译码器等 。,3.3.1 任务描述,1. 按图3.17所示连接电路，检查无误后接通电源。,图3.17 二进制译码演示电路,3.3.1 任务描述,2. 闭合开关S1、S2，观察发光二极管的发光情况，记录观察到的结果。 3. 闭合开关S1、断开开关S2，观察发光二极管的发光情况，记录观察到的结果。 4. 断开开关S1、闭合开关S2，观察发光二极管的发
15、光情况，记录观察到的结果。 5. 断开开关S1、S2，观察发光二极管的发光情况，记录观察到的结果。,3.3.1 任务描述,图3.18所示是开关S1闭合、S2断开时，观察到的现象。,图3.18 闭合S1、断开S2时观察到的现象,3.3.2 二进制译码器,1. 译码器的基本功能 二进制译码真值表如表3.11所示。,3.3.2 二进制译码器,根据表3.11，可得,对YW、YR、YY、YG两次取非，得,这4个表达式是搭建图3.17所示电路的依据。,3.3.2 二进制译码器,一般而言，译码器可以将n位输入代码翻译成2n个输出信号，即译码器有n位输入、2n个输出。图3.19所示是3位二进制译码器示意图，可
16、以将输入的3位二进制代码，翻译成8个输出信号。由于有3位输入、8个输出，通常称其为3线-8线译码器。,图3.19 3位二进制译码器示意图,3.3.2 二进制译码器,2. 集成译码器 （1）74LS139 集成2线-4线译码器74LS139内含有2个相同的译码器，其引脚排列、逻辑符号如图3.20所示。其中：17脚为一个2线- 4线译码器，915脚为另一个2线- 4线译码器，每一个译码器有1个使能输入端 、2个二进制码输入端A1A0、4个输出端Y3Y0。,图3.20 集成2线- 4线译码器74LS139,3.3.2 二进制译码器,74LS139中，一个译码器的功能表如表3.13所示。,3.3.2 二进制译码器,（2）74LS138 集成3线-8线译码器74LS138的引脚排列、逻辑符号如图3.21所示。,图3.21 集成3线- 8线译码器74LS138,3.3.2 二进制译码器,74LS138的功能表如
