计算机组成原理第三章幻灯片(白中英版)

《计算机组成原理第三章幻灯片(白中英版)》由会员分享，可在线阅读，更多相关《计算机组成原理第三章幻灯片(白中英版)（103页珍藏版）》请在金锄头文库上搜索。

1、3.1 存储器概述 3.2 随机读写存储器 3.3 只读存储器和闪速存储器 3.4 高速存储器 3.5 cache存储器 3.6 虚拟存储器 3.7 存储保护,第3章 存储系统,3.1 存储器概述,存储器的两大功能： 1、 存储（写入Write） 2、 取出（读出Read） 三项基本要求： 1、大容量 2、高速度 3、低成本,3.1 存储器概述,概念 1、基本存储单元：存储一位（bit）二进制代码的存储元件称为基本存储单元（或存储元） 2、存储单元：主存中最小可编址的单位，是CPU对主存可访问操作的最小单位。 3、存储器：多个存储单元按一定规则组成一个整体。,3.1.1 存储器的分类,1. 按

2、存储介质分类 2. 按存取方式分类 3. 按存储器的读写功能分类 4. 按信息的可保存性分类 5. 按在计算机系统中的作用分类,3.1.1 存储器分类,半导体存储器：用半导体器件组成的存储器 磁表面存储器：用磁性材料做成的存储器, 按存储介质分, 按存储器的读写功能分：ROM，RAM 按信息的可保存性分：非永久记忆，永久记忆 按在计算机系统中的作用分： 主存、辅存、高速缓存、控制存储器,3.1.2 存储器的分级结构,示意图,虚拟存储器,寄存器 微处理器内部的存储单元 高速缓存（Cache） 完全用硬件实现主存储器的速度提高 主存储器 存放当前运行程序和数据，采用半导体存储器构成 辅助存储器 磁

3、记录或光记录方式 磁盘或光盘形式存放可读可写或只读内容 以外设方式连接和访问,3.1.3 主存储器的技术指标,存储容量 主存存储容量：以字节B（Byte）为基本单位 半导体存储器芯片：以位b （Bit）为基本单位 存储容量以2101024规律表达KB，MB，GB和TB 厂商常以1031000规律表达KB，MB，GB和TB 存取时间（访问时间） 发出读/写命令到数据传输操作完成所经历的时间 存取周期 两次存储器访问所允许的最小时间间隔 存取周期大于等于存取时间 存储器带宽（数据传输速率） 单位时间里存储器所存取的信息量,3.2 随机读写存储器,SRAM（静态RAM：Static RAM） 以触发

4、器为基本存储单元 不需要额外的刷新电路 速度快，但集成度低，功耗和价格较高 DRAM（动态RAM：Dynamic RAM） 以单个MOS管为基本存储单元 要不断进行刷新（Refresh）操作 集成度高、价格低、功耗小，但速度较SRAM慢,3.2.1 SRAM存储器,6个开关管组成一个存储元，存储一位信息 N(=1/4/8/16/32)个存储元组成一个存储单元 存储器芯片的大量存储单元构成存储体 存储器芯片结构： 存储单元数每个存储单元的数据位数 2MN芯片的存储容量 M芯片地址线的个数 N数据线的个数,SRAM的控制信号,片选（CS*或CE*） 片选有效，才可以对芯片进行读/写操作 无效时，数

5、据引脚呈现高阻状态，并可降低功耗 读控制（OE*） 芯片被选中有效，数据输出到数据引脚 对应存储器读MEMR* 写控制（WE*） 芯片被选中的前提下，若有效，将数据写入 对应存储器写MEMW*,SRAM 2114,静态MOS存储器,基本存储元6管静态MOS存储元 A、电路图： 由两个MOS反相器交叉耦合而成的双稳态触发器。,基本存储元6管双向选择MOS存储元 在纵向一列上的6管存储元共用一对Y选择控制管T6 、T7 ，这样存储体管子增加不多，但是双向地址译码选择，因为对选择线选中的一列只是一对控制管接通，只有X选择线也被选中，该位才被重合选中。,静态MOS存储器,基本存储元6管静态MOS存储元

6、 B、存储元的工作原理 写操作。在字线上加一个正电压的字脉冲，使T2 、T3 管导通。若要写“0”，无论该位存储元电路原存何种状态，只需使写“0”的位线BS0 电压降为地电位（加负电压的位脉冲），经导通的2 管，迫使节点的电位等于地电位，就能使1 管截止而0 管导通。写入1，只需使写1的位线BS1 降为地电位，经导通的T3 管传给节点，迫使T0 管截止而T1 管导通。 写入过程是字线上的字脉冲和位线上的位脉冲相重合的操作过程。,静态MOS存储器,基本存储元6管静态MOS存储元 B、存储元的工作原理 读操作。 只需字线上加高电位的字脉冲，使T2 、T3 管导通，把节点A、B分别连到位线。若该位存

7、储电路原存“0”，节点是低电位，经一外加负载而接在位线0 上的外加电源，就会产生一个流入BS0 线的小电流（流向节点经T0 导通管入地）。“0”位线上BS0 就从平时的高电位下降一个很小的电压，经差动放大器检测出“”信号。 若该位原存“1”，就会在“1”位线BS1 中流入电流，在 BS1 位线上产生电压降，经差动放大器检测出读“1”信号。 读出过程中，位线变成了读出线。读取信息不影响触发器原来状态，故读出是非破坏性的读出。 若字线不加正脉冲，说明此存储元没有选中，T2 ，T3 管截止，A、B结点与位读出线隔离，存储元存储并保存原存信息。,静态MOS存储器,RAM结构与地址译码字结构或单译码方式

8、 （1）结构： (A) 存储容量=行b列； (B) 阵列的每一行对应一个字，有一根公用的字选择线； (C) 每一列对应字线中的一位，有两根公用的位线BS0 与BS1 。 (D) 存储器的地址不分组，只用一组地址译码器。 （2）字结构是2度存储器：只需使用具有两个功能端的基本存储电路：字线和位线 （3）优点：结构简单，速度快：适用于小容量M （4）缺点：外围电路多、成本昂贵，结构不合理结构。,静态MOS存储器,静态MOS存储器,RAM结构与地址译码位结构或双译码方式 （1） 结构： (A) 容量：N（字）b（位）的RAM，把每个字的同一位组织在一个存储片上，每片是N1；再把b 片并列连接，组成一

9、个Nb的存储体，就构成一个位结构的存储器。 (B) 在每一个N1存储片中，字数被当作基本存储电路的个数。若把Nn 个基本存储电路排列成Nx行与Ny列的存储阵列，把CPU送来的n位选择地址按行和列两个方向划分成nx 和ny 两组，经行和列方 向译码器，分别选择驱动行线与列线。 (C) 采用双译码结构，可以减少选择线的数目。 （2）优：驱动电路节省，结构合理，适用于大容量存储器。,静态MOS存储器,静态MOS存储器,用静态MOS存储片组成RAM 位扩展法： 例如：用8的RAM存储芯片，组成8K8位的存储器，按8位m1的关系来确定位扩展所需要的芯片数。共需8片，每一芯片的数据线分别接到数据总线的相应

10、位。 字扩展法： 字扩展：字向扩展而位数不变，将芯片的地址线、数据线、读写控制线并联，而由片选信号来区分各片地址。 例如：用16k8位的芯片采用字扩展法组成64k8位的存储器：4个芯片。 地址分配：地址总线低位地址A0A13与各芯片的14位地址端相连，而高两位的地址A14、A15经2：4译码器和4个芯片的片选端CE相连。,静态MOS存储器,用静态MOS存储片组成RAM 字位同时扩展法： 一个存储器的容量假定为MN位，若使用lk位的芯片（lM,kN）需要在字向和位向同时进行扩展。此时共需要（Ml）（Nk）个存储器芯片。 其中，Ml表示把MN的空间分成（Ml）个部分（称为页或区），每页（Nk）个芯

11、片。 地址分配： （A）用log2 l位表示低位地址：用来选择访问页内的l个字 （B） 用log2（Ml）位表示高位地址：用来经片选译码器产生片选信号。,CPU对存储器进行读/写操作，首先由地址总线给出地址信号，然后要对存储器发出读操作或写操作的控制信号，最后在数据总线上进行信息交流。所以，存储器与CPU之间，要完成: 地址线的连接； 数据线的连接； 控制线的连接。 存储器芯片的容量是有限的,为了满足实际存储器的容量要求，需要对存储器进行扩展。,存储器与CPU连接,位扩展法：只加长每个存储单元的字长，而不增加存储单元的数量,演示,字扩展法：仅增加存储单元的数量，而各单元的位数不变,演示,字位同

12、时扩展法：既增加存储单元的数量，也加长各单元的位数,存储器系统的存储容量： MN位 使用芯片的存储容量：LK位(LM，KN) 需要存储器芯片个数：(MN)/(LK) 例： 利用2K4位的存储芯片，组成16K8位的存储器，共需要多少块芯片？ 解：（16K8）/（2K4）8216 即：共需16块芯片。(既需要位扩展，又需要字扩展） 又例：利用1K4位的存储芯片，组成2K8位的存储器，共需要芯片数： （2K8）/（1K4）= 22=4,字、位同时扩展法:,计算机是一个有严格时序控制要求的机器。与CPU连接时,CPU的控制信号与存储器的读、写周期之间的配合问题是非常重要的。 注意: 读出时间与读周期是

13、两个不同的概念。 读出时间：是指从CPU给出有效地址开始，到外部数据总线上稳定地出现所读出的数据信息所经历的时间。 读周期时间：则是指对存储片进行两次连续读操作时所必须间隔的时间。 显然总有：读周期 读出时间,存储器的读、写周期,静态 RAM (2114) 读 时序,静态 RAM (2114) 写 时序,动态MOS存储器,4管动态M0S存储元电路 在6管静态存储元电路中，信息是存于T0，T1管的栅极电容上，由负载管T4 ，T5 经外电源给T0 ，T1 管栅极电容不断地进行充电以补充电容电荷。维持原有信息所需要的电荷量。 由于MOS的栅极电阻很高，栅极电容经栅漏（或栅源）极间的泄漏电流很小，在一

14、定的时间内（如2ms），存储的信息电荷可以维持住。为了减少管子以提高集成度。可以去掉补充电荷的负载管和电源，变成4管动态存储元：,动态MOS存储器,动态MOS存储器,4管动态M0S存储元电路 写入操作：当写入时，字选择线加入高电平，打开T2 、T3 控制管，将BS0 ，BS1 上的信息存储在T0 、T1 管的栅极电容上。当T2 、T3 管截止时，靠T0 、T1 管栅极电容的存储作用，在一定时间内，（如2ms）可以保留所写入的信息。 读出操作：当读出时，先给出预充信号，于是电源就向位线的寄生电容CD 充电，使它们都达到电源电压（CD VD ），当字选择线使T2 、T3 管导通时，存储的信息通过A

15、、B端向位线输出。若原存信息为1，则电容C1 上存有电荷，T1 管导通而T0 管截止，因此，位线BS1 的预充电荷经T1 管泄漏，位线BS1 有读出电流流过。经读出放大电路鉴别输出。与此同时，BS0 上的预充电荷CD 可以通过A点向C1 进行充电。故读出过程也是刷新过程。 再生操作： “再生”或“刷新”。由于4管存储元的信息电荷有泄漏，电荷数不象6管存储元电路由电源经负载管源源不断地补充，时间一长就会丢失信息。必须设法在外界按一定规律不断给栅极进行充电，按需要补足栅极的信息电荷。,动态MOS存储器,4管动态M0S存储元电路 刷新过程：在字选择线上加一个脉冲就能实现自动刷新。显然，只要定时给全部

16、存储元电路执行一遍读操作，而信息不向外输出，那么就可以实现动态存储器的再生或刷新。,动态MOS存储器,单管动态存储元： 为了进一步缩小存储器体积，提高集成度，在大容量动态存储器中都采用单管动态存储元电路。如图6.20存储元由T1和CS构成。 写入时，字选择线加高电平，使T1管导通，写入信息由数据线D（位线）存入电容CS中。 读出时，首先要对数据线上的分布电容CD预充电，再加入字脉冲，使1管导通，CS与CD上电荷重新分配以达到平衡。根据动态平衡的电荷数多少来判断原存信息是或，因此，每次读出后，存储内容就被破坏。是破坏性读出，必须采取措施，以便再生原存信息。 动态MOS随机存储芯片的组成大体与静态MOS随机芯片相似，由存储体和外围电路组成，但外围电路由于再生操作要复杂得多。,动态MOS存储器,动态存储器的刷新（Refresh）,刷新的定义和原因 1、