《2012微机原理及接口技术幻灯片-ch4》由会员分享，可在线阅读，更多相关《2012微机原理及接口技术幻灯片-ch4（76页珍藏版）》请在金锄头文库上搜索。
1、第4章 总线技术与总线标准,一、总线技术（掌握） 总线技术概述 总线概念、分类、性能 总线仲裁 总线操作与时序 二、总线标准 片内AMBA总线（理解基本概念） PCI系统总线（理解基本概念） 串行通信总线（掌握）,总线概念,1、总线是计算机系统中的信息传输通道，由系统中各个部件所共享。总线的特点在于公用性，总线由多条通信线路（线缆）组成 2、计算机系统通常包含不同种类的总线，在不同层次上为计算机组件之间提供通信通路 3、采用总线的原因: 非总线结构的N个设备的互联线组数为N*(N-1)/2 非总线结构的M发N收设备间的互联线组数为M*N 4、采用总线的优势 减少部件间连线的数量 扩展性好，便于
2、构建系统 便于产品更新换代,总线协议:,总线信号 有效电平、传输方向/速率/格式等,电气性能,机械性能,总线时序 规定通信双方的联络方式,总线仲裁 规定解决总线冲突的方式,如接口尺寸、形状等,其它 如差错控制等,总线分类,4,按所处位置 (数据传送范围),片内总线,芯片总线（片间总线、元件级总线）,系统内总线（插板级总线）,系统外总线（通信总线）,非通用总线（与具体芯片有关）,通用标准总线,地址总线,控制总线,按总线功能,数据总线,并行总线,串行总线,按数据格式,按时序关系 (握手方式),同步,异步,半同步,同步,异步,按所处位置划分,外部总线、 (系统)外总线 标准总线，如并口、串口,系统总
3、线、 (系统)内总线 标准总线，如ISA、PCI,片(间)总线 三总线形式，即DB、AB、CB,片内总线 一般无具体标准,计算机系统的四层总线结构,微机系统中的系统总线（插板级总线）,属于标准总线,微机系统中的外总线（通信总线）,属于标准总线,芯片(间) 总 线,冯诺依曼体系结构,一般为非标准总线，三总线形式，即DB、AB、CB,不同层次上采用分级结构：,特点：高速外设和低速外设分开使用不同的总线。 优点：高效，进一步提高系统的传输带宽和数据传输速率。 缺点：复杂。,微机的典型多级分层总线结构,按总线功能划分,总线信号,地址总线AB 输出将要访问的内存单元或I/O端口的地址 地址线的多少决定了
4、系统直接寻址存储器的范围 数据总线DB CPU读操作时，外部数据通过数据总线送往CPU CPU写操作时，CPU数据通过数据总线送往外部 数据线的多少决定了一次能够传送数据的位数 控制总线CB 协调系统中各部件的操作，有输出控制、输入状态等信号 控制总线决定了系统总线的特点，例如功能、适应性等,S3C2440原理图-总线说明,按时序关系划分,总线时序是指总线事件的协调方式，以实现可靠的寻址和数据传送。 同步总线 所有设备都采用一个统一的时钟信号来协调收发双方的定时关系。 异步总线 依靠传送双方互相制约的握手(handshake)信号来实现定时控制。 半同步总线 具有同步总线的高速度和异步总线的适
5、应性,时序：各个命令信号必须以严格的时间先后顺序出现， 这种严格的时间上的先后顺序就称为时序。,总线性能指标,总线时钟频率：总线上的时钟信号频率 总线宽度：数据线、地址线宽度 总线速率：总线每秒所能传输数据的最大次数 总线带宽：总线每秒传输的字节数 同步方式：同步、异步 总线负载能力：驱动能力,总线宽度：笼统地说，就是总线所设置的通信线路（线缆）的数目。具体地说，就是总线内设置用于传送数据的信号线的数目为数据总线宽度，用于传输地址的信号线的数目为地址总线宽度，如8位、16位、32位、64位等 -数据总线宽度在很大程度上决定了计算机总线的性能 -地址总线的宽度则决定了系统的寻址能力,总线带宽(b
6、us band width) :表示单位时间内总线能传送的最大数据(bit)量，因此可以用“总线速率总线宽度/8”来表示,例：某32位的数据总线，其时钟频率为8.33MHz，该总线的一个存取周期（即进行一次数据传送）为3个时钟周期，则总线带宽为多少？,分析：,若某16位数据总线的时钟频率为100MHz，且平均每3个时钟完成一次数据传送，则该总线带宽为 MByte/s。,总线仲裁,总线仲裁(arbitration)也称为总线判决，其目的是合理地控制和管理系统中多个主设备的总线请求，以避免总线冲突。 集中式(主从式)仲裁 采用专门的控制器或仲裁器 总线控制器或仲裁器可以是独立的模块或集成在CPU中
7、 协议简单而有效，但总体系统性能较低 分布式(竞争式)仲裁 控制逻辑分散在连接于总线上的各个部件或设备中 协议复杂且昂贵，效率高,集中式仲裁,菊花链（串行）总线仲裁,特点：各主控模块共用请求信号线和忙信号线，其优先级 别由其在链式允许信号线上的位置决定； 优点：具有较好的灵活性和可扩充性； 缺点：主控模块数目较多时，总线请求响应的速度较慢；,主控模块1,主控 模块2,主控模块N,允许BG,请求BR,忙BB,总线仲裁器,实际的菊花链连接电路,设备1请求 设备2请求 设备1、2同时请求,并行仲裁,特点：各主控模块有独立的请求信号线和允许信号线，其 优先级别由总线仲裁器内部模块判定； 优点：总线请求
8、响应的速度快； 缺点：扩充性较差；,主模块1,主模块2,主模块N,允许BG,请求BR,忙BB,总线仲裁器,串并行混合式仲裁,从下一设备,主模块1,主模块2,主模块3,允许BG,请求BR,忙BB,总线仲裁器,主模块4,到下一设备,综合了前两种仲裁方式的优点和缺点。,分布式仲裁,方便扩充，适用于大规模系统,分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁功能。当它们有总线请求时，把它们请求信号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的所有模块的请求信号做线与运算，以决定最终的仲裁结果。 【P103第一段】,总线操作与时序,一.总线操作：计算机系统中，通过总线进行信息交换的
9、过程称为总线操作 二.总线周期：总线设备完成一次完整信息交换的时间 1.读/写存储器周期 2.读/写IO口周期 3. DMA周期 4. 中断周期 三.多主控制器系统，总线操作周期一般分为四个阶段 总线请求及仲裁阶段、寻址阶段、传数阶段和结束阶段 四.单个主控制器系统，则只需要寻址和传数两个阶段,同步:所有设备都采用一个统一的时钟信号来协调收发双方的定时关系。 异步:依靠传送双方互相制约的握手(handshake)信号来实现定时控制。 半同步:具有同步总线的高速度和异步总线的适应性,时序：各个命令信号必须以严格的时间先后顺序出现，,周期分裂式时序（P107，了解）,同步总线时序,同步时钟,地址信
10、号,数据信号,控制信号,延时,同步总线时序,一、特点 系统使用同一时钟信号控制各模块完成数据传输。 一般一次读写操作可在一个时钟周期内完成，时钟前、后沿用于指明总线操作周期的开始和结束。 地址、数据及读/写等控制信号可在时钟沿处改变。 二、优点 三、缺点,时钟以最慢速设备为准，高速设备性能将受到影响,电路设计简单，总线带宽较大，数据传输速率快,异步总线时序,一、特点 系统中没有统一的时钟源，模块之间依靠各种联络（握手）信号进行通信，以确定下一步的动作。 二、优点 三、缺点,传输可靠性高，适应性强,控制复杂，交互的联络过程会影响系统工作速度,地址信号,数据信号,主设备（接收端）联络信号,从设备（
11、发送端）联络信号, 准备好接收 （M发送地址信号）,已收到数据 （M撤销地址信号）,完成一次传送 （S撤销数据信号）,开始送出数据 （S发送数据信号）,半同步并行总线时序,一、特点 同时使用主模块的时钟信号和从模块的联络信号 二、优点,兼有同步总线的速度和异步总线的可靠性与适应性,Ready信号可作为慢速设备的异步联络信号,CLK信号作为快速设备的同步时钟信号,从此时开始送数到总线上,但此时才开始读,总线标准,总线标准（总线协议）包括： 1.时序规范 2.电气规范 3.机械规范 4.通信协议,36,片上总线特点 简单高效 结构简单：占用较少的逻辑单元 时序简单：提供较高的速度 接口简单：降低I
12、P核连接的复杂性 灵活，具有可复用性 地址/数据宽度可变、互联结构可变、仲裁机制可变 功耗低 信号尽量不变、单向信号线功耗低、时序简单 常用总线标准 IBM的CoreConnect、 ARM的AMBA Silicore的Wishbone、 Altera的Avalon,典型的SOC片内总线,一、AMBA总线规范是由ARM公司推出的一种用于高性能嵌入式微处理器设计的片上总线标准。 由于AMBA总线的开放性和高性能，以及由于ARM处理器的广泛应用，AMBA已成为SOC设计中使用最广泛的总线标准。 二、目前AMBA 总线规范的版本为3.0，定义了三组不同的总线：AMBA高性能总线AHB，AMBA高性能
13、系统总线ASB和AMBA 高性能外设总线APB。,AMBA总线 Advanced Microcontroller Bus Architecture,先进高性能总线AHB（Advanced High-performance Bus） 适用于高性能和高吞吐的核之间的连接，如CPU、片上存储器、DMA设备、DSP等。 先进系统总线ASB（Advanced System Bus） 适用于高性能系统模块。与AHB的主要不同是读写数据采用了一条双向数据总线。 先进外设总线APB（Advanced Peripheral Bus） 适用于低功耗外部设备，经优化减少了功耗和接口复杂度。 适合较复杂的应用，需要遵
14、守较简单的操作协议；拥有众多的第三方支持。,AMBA总线,AMBA2.0总线结构图,High Performance ARM Core,High Performance On-chip RAM,High Performance DMAC Core,High Bandwidth Extend Memory Interface,Bridge,Keyboard,UART,Timer,PIO,AHB or ASB,APB,AHB总线的接口信号,AHB 系统由主模块(Master)、从模块(Slave)和基础结构(Infrastructure)3部分组成，整个AHB总线上的传输都是由主模块发出，由从模块
15、负责回应。基础结构则由仲裁器(arbiter)、主模块到从模块的多路器、从模块到主模块的多路器 、译码器等组成。,AHB总线的接口信号,时钟信号 仲裁信号 地址信号 控制信号 写数据 读数据 响应信号,除了时钟与仲裁信号之外，其余的信号皆通过多路器传送。,AHB总线的互连,支持多个主控制器（最多16个模块）；,在AHB总线上，一次完整的传输可以分成两个阶段：地址传送阶段与数据传送阶段。地址传送阶段传送的是地址与控制信号，这个阶段只持续一个时钟周期，在HCLK 的上升沿数据有效，所有的从模块都在这个上升沿采样地址信息。,数据传送阶段传送的是读或写的数据和响应信号，这一阶段可以持续一个或几个时钟周期。当数据传送无法在一个时钟周期完成时，可以通过HREADY 信号来延长数据传送周期，HREADY信号为低电平时，表示传输尚未结束，于是就在数据传送阶段中加入等待周期，直到HREADY信号为高电平为止。,APB总线,APB从单元的接口信号,APB主要 用于低带 宽的周边 外设之间 的连接,在APB里面唯一的主模块就是与AHB总线相接的APB 桥。,APB桥,选 择 信 号,系统总线 从模块接口,APB桥是在AMBA APB上唯一的总线主模块。 另外，APB桥也是在更高层次系统总线上的一个从模块。 桥单元把系统总线传输转化为APB总
