《实验三、基本门电路及触发器---电子版实验报告(2)》由会员分享，可在线阅读，更多相关《实验三、基本门电路及触发器---电子版实验报告(2)（4页珍藏版）》请在金锄头文库上搜索。
1、实验三：基本门电路及触发器 实 验 室： 实验台号： 日 期： 专业班级： 姓 名： 学 号： 一、 实验目的二、实验内容 （一）验证以下门电路的逻辑关系1. 用与非门（00）实现与门逻辑关系：F=AB2. 异或门（86）：(二):门电路的设计(二选一) 1.用74LS00和74LS86 设计半加器. 2.用TTL与非门设计一个三人表决电路。 A B C三个裁判，当表决某个提案时，多数人同意提案为通过。 （1为同意，0为不同意） 要求：用74LS00和 74LS10芯片。（三）验证JK触发器的逻辑关系1J-K触发器置位端、复位端及功能测试。 图3-1 JK触发器(74LS112)和D触发器(7
2、4LS74)2、设计J-K触发器转化成D触发器的电路 利用与非门和J-K触发器设计并测试逻辑功能。三、实验原理图 图3-2与门电路 图3-3异或门电路 图3-4半加器 四、实验结果及数据处理1 直接在实验原理图上标记芯片的引脚。2 写出实验结果。（1）与门、异或门实验结果表（用数字万用表测量高低电平1、0的电压值。）输入与门异或门ABFUo（V）F00011011（2） 半加器实验结果AnBn00011011(3) 表决电路结果ABCF000001010011100101110111（4） 表决电路图（可以拍照图）：（5）J-K触发器的功能测试输入端输出原态输出次态JKQnQn+101*10*1100011010111001111011001110111110111111（6）设计J-K触发器转化成D触发器的电路（可以拍照图），验证电路的正确性。五、思考题1实验用的与非门和或门中不用的输入端如何处理?2如果与非门的一个输入端接时钟，其余输入端应是什么状态时才允许脉冲通过?3J-K触发器Qn=0时，如果时钟脉冲CP到来后，触发器处于“1”态，J-K两端应预先分别是什么状态？4J-K触发器与D触发器的触发边沿有何不同? 4
