[2017年整理]第4章 组合逻辑电路 课后答案

上传人:豆浆 文档编号:862686 上传时间:2017-05-19 格式:DOC 页数:23 大小:4.43MB
返回 下载 相关 举报
[2017年整理]第4章 组合逻辑电路   课后答案_第1页
第1页 / 共23页
[2017年整理]第4章 组合逻辑电路   课后答案_第2页
第2页 / 共23页
[2017年整理]第4章 组合逻辑电路   课后答案_第3页
第3页 / 共23页
[2017年整理]第4章 组合逻辑电路   课后答案_第4页
第4页 / 共23页
[2017年整理]第4章 组合逻辑电路   课后答案_第5页
第5页 / 共23页
点击查看更多>>
资源描述

《[2017年整理]第4章 组合逻辑电路 课后答案》由会员分享,可在线阅读,更多相关《[2017年整理]第4章 组合逻辑电路 课后答案(23页珍藏版)》请在金锄头文库上搜索。

1、第 4 章题 4.1分析图 P4.1 电路的逻辑功能,写出输出的逻辑函数式,列出真值表,说明电路逻辑功能的特点。 A图 P4.1BC Y1PAB21PBP31PAP423PCP5234PP64PCP56P图 P4.2解:(1)逻辑表达式 56234234232323YPCPCP1BABA2323YPCCABAB(2)真值表A B C Y A B C Y0 0 0 1 1 0 0 00 0 1 0 1 0 1 10 1 0 0 1 1 0 10 1 1 1 1 1 1 0(3)功能从真值表看出,这是一个三变量的奇偶检测电路,当输入变量中有偶数个 1 和全为 0时,Y= 1,否则 Y=0。题 4.

2、3 分析图 P4.3 电路的逻辑功能,写出 Y1、 、Y 2 的逻辑函数式,列出真值表,指出电路完成什么逻辑功能。A图 P4.3BC Y1Y2解解: 2YABC12YBAC( )( ) )真值表:ABC Y1 Y2000 0 0001 1 0010 1 0011 0 1100 1 0101 0 1110 0 1111 1 1 由真值表可知:电路构成全加器,输入 A、B、C 为加数、被加数和低位的进位,Y 1为“和” ,Y 2 为“进位” 。题 4.4 图 P4.4 是对十进制数 9 求补的集成电路 CC14561 的逻辑图,写出当COMP=1、Z=0、和 COMP=0、Z=0 时,Y 1Y 4

3、 的逻辑式,列出真值表。 图 P4.解 (1)COMP=1、Z=0 时,TG 1、TG 3、TG 5 导通,TG 2、TG 4、TG 6 关断。3221 , , AYAY, 43AY(2)COMP=0、Z=0 时,Y1=A1, Y2=A2, Y3=A3, Y4=A4。、 COMP=1、Z=0 时的真值表COMP=0、 Z=0 的真值表从略。题 4.5 用与非门设计四变量的多数表决电路。当输入变量 A、 B、 C、 D 有 3 个或3 个以上为 1 时输出为 1,输入为其他状态时输出为 0。解 题 4.5 的真值表如表 A4.5 所示,逻辑图如图 A4.5(b)所示。十进制数 A4A3A2A1

4、Y4Y3Y2 Y1 十进制数 A4 A3 A2 A1 Y4 Y3 Y2 Y10 0 0 0 0 1001 8 1000 00011 0001 1000 9 1001 00002 0010 0111 1010 01113 0011 0110 1011 01104 0100 0101 1100 01015 0101 0100 1101 01006 0110 0011 1110 00117 0111 0010伪码1111 0010表 A 4 . 5 输 入 输 出 A B C D0 0 0 0 0 00 0 0 1 0 1 0 1 0 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1

5、1 Y000010001 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 00010111输 入 输 出 A B C DY由表 4.5 可写输出逻辑函数式YABCDABCDABC填卡诺图,如图 A4.5(a)所示合并最小项,得最简与 或式0 0 0 1 1 1 1 00 00 11 11 0YA BC D0 0 0 00 0 1 00 1 1 10 0 1 0图 A 4 . 5 a AYBC图 A 4 . 5 b D题 4.6 有一水箱由大、小两台泵 ML 和 MS 供水,如图 P4.6 所示。水箱中设置了 3个水位检

6、测元件 A、B 、C 。水面低于检测元件时,检测元件给出高电平;水面高于检测元件时,检测元件给出低电平。现要求当水位超过 C 点时水泵停止工作;水位低于 C 点而高于 B 点时 MS 单独工作;水位低于 B 点而高于 A 点时 ML 单独工作;水位低于 A 点时 ML和 MS 同时工作。试用门电路设计一个控制两台水泵的逻辑电路,要求电路尽量简单。图 P4.6解 题 4.6 的真值表如表 A4.6 所示。表 A4.6ABC MS ML000 0 0001 1 0010 011 0 1100 101 110 111 1 1 真值表中的 CBA、 、 、 CAB为约束项,利用卡诺图图 A4.4(a)

7、化简后得到: 图 A4.6010110BCSM01 0010110LM1SMABC LMBABCA ACB SMLM(a) (b), (M S、M L 的 1 状态表示工作,0 状态表示停止) 。L逻辑图如图 A4.6(b)。 题 4.7 设计一个代码转换电路,输入为 4 位二进制代码,输出为 4 位循环码。可以采用各种逻辑功能的门电路来实现。解 题 4.7 的真值表如表 A4.7 所示。表 A4.7二进制代码 循环码 二进制代码 循环码A3 A2 A1 A0 Y3 Y2 Y1 Y0 A3 A2 A1 A0 Y3 Y2 Y1 Y00 0 0 0 0 0 0 0 1 0 0 0 1 1 0 00

8、 0 0 1 0 0 0 0 1 0 0 1 1 1 0 10 0 1 0 0 0 1 1 1 0 1 0 1 1 1 10 0 1 1 0 0 1 0 1 0 1 1 1 1 1 00 1 0 0 0 1 1 0 1 1 0 0 1 0 1 00 1 0 1 0 1 1 1 1 1 0 1 1 0 1 10 1 1 0 0 1 0 1 1 1 1 0 1 0 0 10 1 1 1 0 1 0 0 1 1 1 1 1 0 0 0由真值表得到 3AY, 232A, 2AY, AY 逻辑图如图 A4.7 所示。 图 A4.71Y2Y3Y4Y1A2A3A4题 4.8 试画出用 4 片 8 线-3 线

9、优先编码器 74LS148 组成 32 线-5 线优先编码器的逻辑图。74LS148 的逻辑图见图 4.3.3。允许附加必要的门电路。解 以 310I表示 32 个低电平有效的编码输入信号,以 D4D3D2D1D0 表示输出编码,可列出 D4、D 3 与 YEX4YEX3YEX2YEX1 关系的真值表。如表 A4.8 所示。表 A4.8工作的芯片号 YEX4 YEX3 YEX2 YEX1 D4 D3(4) 1 0 0 0 1 1(3) 0 1 0 0 1 0(2) 0 0 1 0 0 1(1) 0 0 0 1 0 0从真值表得到 3434EXEXYYD223逻辑电路图略。题 4.9 某医院有一

10、、二、三、四号病室 4 间,每室设有呼叫按钮,同时在护士值班室内对应地装有一号、二号、三号、四号 4 个指示灯。现要求当一号病室的铵钮按下时,无论其他病室内的按钮是否按下,只有一号灯亮。当一号病室的按钮没有按下,而二号病室的按钮按下时,无论三、四号病室的按钮是否按下,只有二号灯亮。当一、二号病室的按钮都未按下而三号病室的按钮按下时,无论四号病室的铵钮是否按下,只有三号灯亮。只有在一、二、三号病室的按钮均未按下,而四号病室的按钮按下时,四号灯才亮。试分别用门电路和优先编码器 74LS148 及门电路设计满足上述控制要求的逻辑电路,给出控制四个指示灯状态的高、低电平信号。74LS148 的逻辑图如

11、图 P4.9 所示,其功能表如表 P4.9 所示。 表 P4.9 74LS148 的功能表SEXY01234567IIIIII210YY74HC18S解设一、二、三、四号病室分别为输入变量 ,当其值为 0 时,表示呼叫按1234A、 、 、钮按下,为 1 时表示没有按呼叫铵钮,将它们接到 74HC148 的 输入端后,便在321I、 、 、74HC148 的输出端 得到对应的输出编码;设一、二、三、四号病室呼叫指示灯分210Y、 、别为 Z1、Z 2、 Z3、Z 4,其值为 1 指示灯亮,否则灯不亮,列出真值表,如表 A4.9 示。表 A4.9输 入 输 出S76543210II012YEXs

12、10000000001 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 10 1 1 1 1 1 1 11 1 1 1 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 10 11 01 01 01 01 0 1 01 01 0将该真值表与表 P4.9 对照可知,在 74LS148 中 应接 1, 。47I:0,1EXSY则 12032104SSZY由上式可得出用 74LS148 和门电路实现题目要求的电路如图 A4.9 所示。图 A4.91Z2Z3Z4Z2Y1SEX

13、YY210YYY74HC148SCV4321AAAA 0Y0I1I2I3I4I5I6I7I题 4.10 写出图 P4.10 中 Z1、Z 2、Z 3 的逻辑函数式,并化简为最简的与-或表达式。74LS42 为拒伪的二-十进制译码器。当输入信号 A3A2A1A0 为 00001001 这 10 种状态时,输出端从 90Y到 依次给出低电平,当输入信号为伪码时,输出全为 1。解 图 P4.101Z2Z3Z74HC1420Y12Y34Y56Y78Y93210AAMNOP1234A210SYZ1 Z2 Z3 Z40 1001 100010 1011 0100110 1101 00101110 1111 00011111 1110 0000NOPM P ONMYZ741 852 963利用伪码用卡诺图化简,得:NOP P NMZ1O23约束条件: 0题 4.11 画出用两片 4 线-16 线译码器 74LS154 组成 5 线-32 线译码的接线图。图P4.11 是 74LS154 的逻辑框图,图中 BAS、 是两个控制端(亦称片选端)译码器工作时应使 BAS、 同时为低电平,输入信号 A3、A 2、A 1、A 0 为 00001111 这 16 种状态时,输出端从 150Y到 依次给出低电平输出信号。图 A 4 . 1 1

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 资格认证/考试 > 其它考试类文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号