《塑料茶几项目可行性研究报告(发改立项备案+2013年最新案例范文)详细编制方案》由会员分享，可在线阅读，更多相关《塑料茶几项目可行性研究报告(发改立项备案+2013年最新案例范文)详细编制方案（31页珍藏版）》请在金锄头文库上搜索。
1、GTM Electronics (Shanghai) Ltd.,MOS測試原理解析,By Antly_law,MOSFET-簡介,MOSFET定義及特點 MOSFET結構 MOSFET工作原理(NMOS) MOSFET特性曲線(NMOS) 分立器件測試機 MOSFET的直流參數及測試目的 MOSFET的交流參數 MOSFET Related 廠內分析MOSFET異常方法 習題,MOSFET定義,MOSFET=Metal-Oxide-Semiconductor Field-Effect Transistor即金属-氧化层-半导体-场效晶体管. MOSFET是一种可以广泛使用在类比电路与数位电路的
2、场效晶体管（field-effect transistor）。 MOSFET依照其“通道”的极性不同，可分为n-type与p-type的MOSFET，通常又称为NMOSFET与PMOSFET，其他简称尚包括NMOS FET、PMOS FET、nMOSFET、pMOSFET等 特點：,1.单极性器件(一种载流子导电) 2.输入电阻高(107 1015 ，IGFET(絕緣柵型) 可高达 1015 ) 3.工艺简单、易集成、功耗小、体积小、成本低,MOSFET結構,增強型NMOS結構與符號;,在一块掺杂浓度较低的P型硅衬底上，制作两个高掺杂浓度的N+区，并用金属铝引出两个电极，分别作漏极d和源极s。
3、然后在半导体表面覆盖一层很薄的二氧化硅(SiO2)绝缘层，在漏源极间的绝缘层上再装上一个铝电极,作为栅极g。在衬底上也引出一个电极B，这就构成了一个N沟道增强型MOS管。MOS管的源极和衬底通常是接在一起的(大多数管子在出厂前已连接好)。 它的栅极与其它电极间是绝缘的,符號如右,MOSFET工作原理,增強型NMOS工作原理;,A.当 UGS = 0 ，DS 间为两个背对背的 PN 结； B.当 0 UGS UGS(th)(开启电压)时，GB 间的垂直电 场吸引 P 区中电子形成离子区(耗尽层)； C.当 uGS UGS(th) 时，衬底中电子被吸引到表面，形 成导电沟道。 uGS 越大沟道越厚
4、。,反型层 (沟道),1)uGS 对导电沟道的影响 (uDS = 0),如左圖,DS 间的电位差使沟道呈楔形，uDS，靠近漏极端的沟道厚度变薄。,1.预夹断(UGD = UGS(th)：漏极附近反型层消失。. 2.预夹断发生之前： uDS iD。 3.预夹断发生之后：uDS iD 不变。,2) uDS 对 iD的影响(uGS UGS(th),MOSFET特性曲線,增強型NMOS特性曲線：轉移特性曲線,MOSFET特性曲線,增強型NMOS特性曲線：輸出特性曲線,恒流区,截止区,可 变 电 阻 区,可變電阻區：uDS uGS UGS(th) uDS iD ，直到预夹断 飽和放大區：uDS，iD 不
5、变uDS 加在耗尽层上，沟道电阻不变 截止區：uGS UGS(th) 全夹断 iD = 0,每一條曲線均是由每一個Vgs電壓得來的 橫軸為UDS(單位:V) 縱軸為ID(單位為Ma),分立器件測試機,目前廠內測試分立器件的模擬測試機有：,1.TESEC: Tesec 881（20A,1000V) ; Tesec8820 (3A,500V) 2.KDK: KDK2002 (10A,1000V) ; KDK2003 (30A,1500V) 3.聯動測試機: 30A,1000V 4.SM-2095: (5A,500V),1.對于測試MOSFET及其他分立器件，用規格較小測試機撰寫的程序均可在規格較大
6、的測試機上測試，切勿反之！ 2. Tesec881 +8610-Cu（大電流）可測到200A. 3.測試MOSFET時，使用9824BOX（G-I-O腳位)盒.晶體管使用BCE腳位之BOX,MOSFET的直流參數及測試目的,測試項目：,1.IGSS:Gate-to-Source Forward Leakage Current 2.IDSS：Drain-to-Source Forward Leakage Current 3.BVDSS：Drain-to-Source Breakdown Voltage 4.VTH： Gate Threshold Voltage 5.RDSON： Static D
7、rain-to-Source On-Resistance 6.VFSD：Diode Forward Voltage 7.GMP：GFS 8.VP: Pinch-Off Voltage,1.測試項目(IGSS)，測試線路如右：,測試方法： D,S 短接，GS端給電壓，量測IGS,IGSS：此為在閘極周圍所介入的氧化膜的洩極電流，此值愈小愈好，當所加入的電壓，超過氧化膜的耐壓能力時，往往會使元件遭受破壞。,測試目的： 1.檢測Gate氧化層是否存在異常 2.檢測因ESD導致的damage 3.檢測Bonding后有無Short情形,MOSFET的直流參數及測試目的,MOSFET的直流參數及測試目的
8、,2.測試項目(IDSS)，測試線路如右：,測試方法： G,S 短接，DS端給電壓，量測IDS,IDSS：即所謂的洩漏電流，通常很小，但是有時為了確保耐壓，在晶片周圍的設計，多少會有洩漏電流成分存在，此最大可能達到標準值10倍以上。該特性與溫度成正比,測試目的： 1.檢測DS間是否有暗裂 2.建議放在BVDSS后測試,MOSFET的直流參數及測試目的,3.測試項目(BVDSS)，測試線路如右：,測試方法： G,S 短接，DS端給電流，量測VDS=VD-VS,BVDSS：此為Drain端 Source端所能承受電壓值 ,主要受制內藏逆向二極體的耐壓,其測試條件為 VGS=0V , ID=250
9、uA . 該特性與溫度成正比,測試目的： 1.檢測產品是否擊穿 2.可用來檢測產品混料,MOSFET的直流參數及測試目的,4.測試項目(VTH)，測試線路如右：,測試方法： G,D 短接，DS端給電流，量測VTH=VGS=VD-VS,VTH：使MOS 開始導通的輸入電壓稱 THRESHOLD VOLTAGE。由於電壓在VGS(TH)以下， POWER MOS 處於截止狀態，因此， VGS(TH) 也可以看成耐雜訊能力的一項參數。 VGS(TH) 愈高，代表耐雜訊能力愈強，但是，如此要使元件完全導通，所需要的電壓也會增大，必須做適當的調整，一般約為 24V，與 BJT導通電壓 VBE=0.6V比
10、較，其耐雜訊能力相當良好。該特性與溫度成反比,測試目的： 1.檢測產品的OS 2.可用來檢測產品混料 3.檢測W/B制程之Gate線,KDK2002中，VTH寫法為VGSF+ CB=1,MOSFET的直流參數及測試目的,5.測試項目(Rdson)，測試線路如右：,RDSON：導通電阻值 ,低壓POWER MOSFET最受矚目之參數 RDS(on)=RSOURCE + RCHANNEL + RACCUMULATION + RJFET + R DRIFT(EPI) + RSUBSTRATE 低壓POWER MOSFET 導通電阻是由不同區域的電阻所組成，大部分存在於RCHANNEL，RJFET及R
11、EPI，在高壓MOS則集中於REPI。為了降低導通電阻值，Mosfet晶片技術上朝高集積度邁進，在製程演進上，TRENCH DMOS以其較高的集積密度，逐漸取代PLANAR DMOS成為MOSFET製程技術主流。該特性與溫度成正比.,MOSFET的直流參數及測試目的,5.測試項目(Rdson)，測試線路如右：,測試方法： GS給電壓，DS端給電流ID，量測VDS 用VDS/ID 得到Rdson 1.分立器件測試機均是由此公式換算得出 2.KDK-2002/2003在寫測試條件時，Range部分請選擇10,其PNP極性VGS需寫成負值,測試目的： 在產品出現Ball off異常時，可用來加嚴測試
12、，篩 選出異常品,MOSFET的直流參數及測試目的,6.測試項目(VFSD)，測試線路如右：,測試方法： 依照客戶要求決定測試方法： 1.一個是VGS=0V，量測DS間二極管的壓降 2.一個是G腳Open，量測DS間二極管的壓降,VFSD：此為內嵌二極管的正向導通壓降，VFSD=VS-VD,測試目的： 1.檢測晶圓製程中的異常，如背材脫落 2.檢測W/B過程中有無Source wire球脫現象,Remark：Tesec 881中，VFSD+ 可以寫成VGS=0V,VFSD代表G腳Open,MOSFET的直流參數及測試目的,7.測試項目(VP)，測試線路如右：,測試方法： 給GS一個電壓，從DS
13、間灌入一個電流(一般為250uA)調整IG直到ID=設定電流，量測VGS=VG-VS,VP：夾斷電壓,測試目的： 1.檢測Source Open（Source未打線或者有Ball off現象），如果Source未打線，則VP=VGS Limit=28V 2.當GS OK,DS Short，此時VP=Vgs limit,MOSFET的直流參數及測試目的,8.測試項目(GMP)，測試線路如右：,測試方法： GD Short，從DS間灌入一個電流(一般為250uA)量測IDS及VGS,用ID/VGS 得到GFS,GMP：又叫GFS.代表輸入與輸出的關係即GATE 電壓變化,DRAIN電流變化值,單位
14、為S.當汲極電流愈大,GFS也會增大.在切換動作的電路中,GFS值愈高愈好.,測試目的：檢驗產品在某種條件下的電流與電壓的變化量,在Tesec 881中，可以用Delta I/Delta Vp來進行替換測試，其 時間要求如下： VP1:ID Time=380uS VP2:0.9*ID Time=780uS GMP=(0.9*ID)/Delta(VP1-VP2),MOSFET的交流參數,AC PARAMETER DYNAMIC CHARACTERISTICS CISS , COSS ,CRSS GATE CHARGE QG/QGS/QGD TURN-ON/OFF DELAY TIME TD (O
15、N) /TD (OFF) RISE / FALL TIME TR /TF,MOSFET的交流參數,DYNAMIC CHARACTERISTICS CISS , COSS ,CRSS,CISS = CGS+CGD COSS = CDS+CGS /CGD CRSS = CGD,CISS : 此為POWER MOS在截止狀態下的閘極輸入容量，為閘-源極 間容量CGS與閘-汲極間容量CGD之和。特別是CGD為空乏層 容量。其導通時的最大值，即是VDS=0V時。 COSS : 此為汲極-源極間的電容量，也可以說是內藏二極體在逆向偏壓時的容量。,CRSS : 此為汲極-閘極間的電容量，此對於高頻切換動作最
16、有 不良影響。為了提高元件高頻特性，CGD要愈低愈好。,MOSFET的交流參數,POWER MOS 的切換動作過程可以說是一種電荷移送現象。由於閘極完全是由絕緣膜覆蓋，其輸入阻抗幾乎是無限大，完全看輸入電容量的充電/放電動作來決定切換動作的狀態。 POWER MOS 在導通前可以分- 啟閘值電壓之前/開始導通/完全導通三種狀態: 啟閘值電壓 : 在電壓達到啟閘值電壓之前，輸入電容量幾乎是與閘極電容量CGS相等。在閘極正下方的汲極領域的空乏區會擴展，閘極- -汲極間的電容量與電極間距離有關。在導通的初期狀態，由於有Miller效應，輸入電容量的變化很 複雜。當汲極電流愈增加時，Av也會增加，Miller效應會愈明顯。隨著汲極電流的增大，負載電阻的壓降也會增大，使加在POWER MOS 的電壓下降。,GATE CHARGE QG/QGS/QGD,Vgs Gate to Source Voltage(V),MOSFET的交流參數,GATE CHAR
