《dsp技术及应用考试试卷》由会员分享，可在线阅读，更多相关《dsp技术及应用考试试卷（52页珍藏版）》请在金锄头文库上搜索。
1、DSP原理及应用测试测试试卷一一、判断题（3.0 分）1.DSP仅是Digital Signal Processing的缩写形式。 ( )正确答案：错误解题过程：DSP是Digital Signal Processing和Digital Signal Processor的缩写形式。（3.0 分）2.数字系统除开电路引入的延时外,处理信号是实时的。 ( )正确答案：错误解题过程：模拟系统除开电路引入的延时外,处理是实时的。（3.0 分）3.由于存储器仅16位,C54x芯片最多只能进行两个16位算术逻辑运算。( )正确答案：错误解题过程：C54x芯片可进行40位算术逻辑运算。（3.0 分）4.C5
2、4x芯片有两个程序地址产生逻辑,以便为流水线提供多个地址。 ( )正确答案：错误解题过程：C54x芯片只有一个程序地址产生逻辑。（3.0 分）5.由于是多总线结构,C54x芯片可同时从外部存储器取多个操作数。 ( )正确答案：错误解题过程：C54x芯片对外只有一组总线,故在同一时刻只能从外部存储器取1个操作数。（3.0 分）6.C54x芯片从EXP指数编码器获得的指数直接存放到A累加器。 ( )正确答案：错误解题过程：C54x芯片从EXP指数编码器获得的指数直接存放到T寄存器。（3.0 分）7.将数据存储器中的数据装入SWWSR中时应使用ST存储指令。 ( )正确答案：错误解题过程：将数据存储
3、器中的数据装入SWWSR中时应使用STM存储指令。（3.0 分）8.C54N芯片进行乘法运算时,第16位根据第15位是0或1来确定。 ( )正确答案：错误解题过程：C54N芯片进行乘法运算时,第16位根据是无符号数还是有符号数来确定。（3.0 分）9.进行Viterbi算法运算时,(M1+D1)(M2+D2)时,则TC =0。 ( )正确答案：正确（3.0 分）10.一个周期内取3操作数时要用到C、D、P总线。 ( )正确答案：正确二、填空题（3.0 分）1.C54N片内存储器类型分为_、SARAM、ROM。正确答案：DARAM（3.0 分）2.程序存储器中_处存放的是机内自检程序。正确答案：
4、FF00h（3.0 分）3.用户可以在同一个周期内从同一块_取出两个操作数。正确答案：DARAM（3.0 分）4.利用C54N的单根_输出引脚可方便地获得方波信号输出。正确答案：NF（3.0 分）5.CLKOUT等于CLKIN的条件是PLLNDIV、PLLDIV、_分别为1、0、15。正确答案：PLLMUL（3.0 分）6.HPI存储器在数据存储空间的起始地址为_。正确答案：1000h（3.0 分）7.如要将C54N的FSN引脚设置成输入,则应使_位为0。正确答案：TNM（3.0 分）8.向外部存储器写1个数据要花费_个机器周期。正确答案：2（3.0 分）9.C54N在协调不同速度的外部存储器
5、时要使用_。正确答案：软件等待状态发生器(SWWSR)（3.0 分）10.置ST1的_为1时,关闭所有的可屏蔽中断。正确答案：INTM窗体顶端三、计算题（10.0 分）1.PMST=F1FF,则串口0发送中断的中断向量地址为 。参考答案F1D4H解题过程：NINT0的中断号为21=15H,即0001 0101,左移两位后为0101 01001111 0001 1 0101 01001111 0001 1101 0100=F1D4H（10.0 分）2.将Q15格式数据ED23转换成十进制数后,其十进制数为 。参考答案-0.147369384765625 解题过程：ED23= 1110 1101
6、0010 0011求反加1 -0001 0010 1101 1101=-4829-4829/32768=-0.147369384765625-0.14736938476562532768=-4829-4829+65536=60707=ED23H（10.0 分）3.设有长度为51的循环缓冲器,则该循环缓冲器BK基地址的最低 位必须为0。参考答案6 解题过程：2N=26=6451 故N=6（10.0 分）4.若B=00 00FF 0222H,则执行ENP B后,T中的值为 。参考答案0008H解题过程：B=(0000 0000 0000 00001111 1111 0000 0010 0010 0
7、010)B16位冗余符号位,故16-8=8=8H T=008H窗体底端DSP原理及应用测试测试试卷二一、判断题（3.0 分）1.数字系统升级时必需更新硬件和软件。 ( )正确答案：错误解题过程：数字系统升级时通常只需更新软件。（3.0 分）2.由于有电路延时,模拟系统处理信号通常是非实时的 。 ( )正确答案：错误解题过程：模拟系统除开电路引入的延时外,处理信号是实时的。（3.0 分）3.由于存储器只有16位,C54x芯片只能进行168位并行乘法运算。 ( )正确答案：错误解题过程：C54x芯片可进行1717位并行乘法运算。（3.0 分）4.C54x芯片有一个数据地址产生逻辑,从而避免了取数据
8、时的地址冲突。( )正确答案：错误解题过程：C54x芯片有两个数据地址产生逻辑。（3.0 分）5.C54x芯片从外部存储器取得的操作数可经C总线传输给A累加器。 ( )正确答案：错误解题过程：C54x芯片从外部存储器取得的操作数只能经D总线传输给A累加器。（3.0 分）6.C54x芯片从EXP指数编码器获得的尾数直接存放到T寄存器。 ( )正确答案：错误解题过程：C54x芯片从EXP指数编码器获得的指数直接存放到T寄存器。（3.0 分）7.进行Viterbi算法运算时,(M1+D1)84 故N=7（10.0 分）4.T=FFFCH,B=F0 ECDA 1234H,执行NORM B, A后,A为
9、 。参考答案0F0ECD A123H解题过程：T=FFFCH=1111 1111 1111 1100B=-(0000 0000 0000 0011+1)补=-4HB=(1111 0000 1110 1100 1101 10100001 0010 0011 0100)B右移4位(0000 1111 00001110 1100 1101 10100001 0010 0011 0100)BA=0F 0ECD A123H窗体底端DSP原理及应用测试测试试卷三一、判断题（3.0 分）1.C54x芯片的CPU拥有40位的ALU。 ( )正确答案：错误解题过程：（3.0 分）2.C54x芯片的CPU拥有40
10、位的桶形移位寄存器。 ( )正确答案：错误解题过程：有移位-1630位的桶形移位寄存器。（3.0 分）3.左移A累加器时,低位添0。 ( )正确答案：正确解题过程：（3.0 分）4.在进行舍入处理时,总是将目的累加器的低16位清0。 ( )正确答案：错误解题过程：如果带后缀R,就进行舍入处理,即加215至结果,并将目的累加器低16位清0。（3.0 分）5.当累加器数值超过32位时,指数必然为负值。 ( )正确答案：正确解题过程：（3.0 分）6.RAM只能安排为数据存储空间。 ( )正确答案：错误解题过程：RAM总是安排到数据存储空间,但也可以构成程序存储空间。（3.0 分）7.复位中断向量将程序的执行地址映像到程序空间的FF80h。 ( )正确答案：正确解题过程：（3.0 分）8.数据存储器只能驻留在片
