《signaltap使用指南》由会员分享，可在线阅读，更多相关《signaltap使用指南（25页珍藏版）》请在金锄头文库上搜索。
1、随着FPGA设计任务复杂性的不断提高,FPGA设计调试工作的难度也越来越大,在设计验证中投入的时间和花费也会不断增加为了让产品更快投入市场,设计者必须尽可能减少设计验证时间,这就需要一套功能强大且容易使用的验证工具Altera SignalTap 逻辑分析仪可以用来对Altera FPGA内部信号状态进行评估,帮助设计者很快发现设计中存在问题的原因Quartus 软件中的SignalTap 逻辑分析仪是非插入式的,可升级,易于操作且对Quartus 用户*SignalTap 逻辑分析仪允许设计者在设计中用探针的方式探查内部信号状态,帮助设计者调试FPGA设计SignalTap 逻辑分析仪支持下
2、面的器件系列:Stratix StratixStratix GXCyclone CycloneAPEX APEX 20KEAPEX 20KCAPEX 20KExcalibur和Mercury10.1在设计中嵌入SignalTap 逻辑分析仪在设计中嵌入SignalTap 逻辑分析仪有两种方法:第一种方法是建立一个SignalTap 文件(.stp),然后定义STP文件的详细内容;第二种方法是用MegaWizard Plug-InManager建立并配置STP文件,然后用MegaWizard实例化一个HDL输出模块图10.1给出用这两种方法建立和使用SignalTap 逻辑分析仪的过程10.1.
3、1 使用STP文件建立嵌入式逻辑分析仪 1.创建STP文件STP文件包括SignalTap 逻辑分析仪设置部分和捕获数据的查看分析部分创建一个STP文件的步骤如下:(1) 在Quartus 软件中,选择FileNew命令 (2) 在弹出的New对话框中,选择Other Files标签页,从中选择SignalTap File如图10.2所示(3) 点击OK按钮确定,一个新的SignalTap 窗口如图10.3所示上面的操作也可以通过ToolsSignalTap Logic Analyzer命令完成,这种方法也可以用来打开一个已经存在的STP文件2.设置采集时钟在使用SignalTap 逻辑分析仪
4、进行数据采集之前,首先应该设置采集时钟采集时钟在上升沿处采集数据设计者可以使用设计中的任意信号作为采集时钟,但Altera建议最好使用全局时钟,而不要使用门控时钟使用门控时钟作为采集时钟,有时会得到不能准确反映设计的不期望数据状态Quartus 时序分析结果给出设计的最大采集时钟频率设置SignalTap 采集时钟的步骤如下:(1) 在SignalTap 逻辑分析仪窗口选择Setup标签页(2) 点击Clock栏后面的Browse Node Finder按钮,打开Node Finder对话框(3) 在Node Finder对话框中,在Filter列表中选择SignalTap :pre-synt
5、hesis(4) 在Named框中,输入作为采样时钟的信号名称;或点击List按钮,在Nodes Found列表中选择作为采集时钟的信号(5) 点击OK确定 (6)在SignalTap 窗口中,设置作为采样时钟的信号显示在Clock栏中用户如果在SignalTap 窗口中没有分配采集时钟,Quartus 软件会自动建立一个名为auto_stp_external_clk的时钟引脚在设计中用户必须为这个引脚单独分配一个器件引脚,在用户的印刷电路板(PCB)上必须有一个外部时钟信号驱动该引脚3.在STP文件中分配信号在STP文件中,可以分配下面两种类型的信号:(1)Presynthesis:该信号在
6、对设计进行Analysis&Elaboration操作以后存在,这些信号表示寄存器传输级(RTL)信号在SignalTap 中要分配Pre-synthesis信号,应选择ProcessingStart Analysis&Elaboration命令对设计进行修改以后,如果要在物理综合之前快速加入一个新的节点名,使用这项操作特别有用(2) Post-fitting:该信号在对设计进行物理综合优化以及布局布线操作后存在4.分配数据信号(1) 首先完成设计的Analysis&Elaboration或Analysis&Synthesis,或全编译过程(2) 在SignalTap 逻辑分析仪窗口,点击Se
7、tup标签页(3) 在STP窗口的Setup标签页中双击鼠标左键,弹出Node Finder对话框 (4) 在Node Finder对话框的Filter列表中选择SignalTap :pre-synthesis或SignalTap:post-fitting(5) 在Named框中输入节点名部分节点名或通配符,点击List按钮查找节点(6) 在Nodes Found列表中选择要加入STP文件中的节点或总线(7)点击“”按钮将选择的节点或总线拷贝到Selected Nodes列表中(8) 点击OK按钮,将选择的节点或总线插入STP文件,如图10.4所示5.逻辑分析仪触发控制 逻辑分析仪触发控制包括
8、设置触发类型和触发级数 1) 触发类型选择Basic 如果触发类型选择Basic,在STP文件中必须为每个信号设置触发模式(TriggerPattern)SignalTap 逻辑分析仪中的触发模式包括:Dont Care(无关项触发),Low(低电平触发),High(高电平触发),Falling Edge(下降沿触发),Rising Edge(上升沿触发)以及EitherEdge(双沿触发) 当选定触发级数的所有信号的“逻辑与”结果为TRUE时,SignalTap 逻辑分析仪开始捕捉数据,如图10.5所示 2) 触发类型选择Advanced 如果触发类型选择Advanced,则设计者必须为逻辑
9、分析仪建立触发条件表达式一个逻辑分析仪最关键的特点就是它的触发能力如果不能很好地为数据捕获建立相应的触发条件,逻辑分析仪就可能无法帮助设计者调试设计 在SignalTap 逻辑分析仪中,使用如图10.6所示的高级触发条件编辑器(AdvancedTrigger Condition Editor),用户可以在简单的图形界面中建立非常复杂的触发条件设计者只需要将运算符拖动到触发条件编辑器窗口中,即可建立复杂的触发条件 3) 触发级数选择 SignalTap 逻辑分析仪的多级触发特性为设计者提供了更精确的触发条件设置功能 在多级触发中,Signal1ap II逻辑分析仪首先对第一级触发模式进行触发;当
10、第一级触发表达式满足条件,测试结果为TRUE时,SignalTap 逻辑分析仪对第二级触发表达式进行测试;依次类推,直到所有触发级完成测试,并且最后一级触发条件测试结果为TRUE时,SignalTap 逻辑分析仪开始捕获信号状态 在图10.3的触发级数选择列表中选择触发级数,SignalTap 逻辑分析仪最大可以选择触发级数为10级 6.指定采样点数及触发位置 在触发事件开始之前,用户可以指定要观测数据的采样点数,即数据存储深度,以及触发事件发生前后的采样点数 在sTP文件窗口的Data栏中,在Sample depth列表中可以选择逻辑分析仪的采样点数;在Buffer acquisition
11、mode栏中,在circular列表中可以选择超前触发数据和延时触发数据之间的比例,其中: ?Pre trigger position:保存触发信号发生之前的信号状态信息(88%触发前数据,12%触发后数据); ?Center trigger position:保存触发信号发生前后的数据信息,各占50%; ?Post trigger position:保存触发信号发生之后的信号状态信息(12%触发前数据,88%触发后数据); ? Continuous trigger position:连续保存触发采样数据,直到设计者停止采集数据为止 触发位置设置允许用户指定SignalTap 逻辑分析仪在触发
12、信号发生前后需要捕获的采样点数采集数据被放置在一个环形数据缓冲区中在数据采集过程中,新的数据可以替代旧的数据,如图10.7所示这个环形数据缓冲区的大小等于用户设置的数据存储深度7.编译嵌入SignalTap 逻辑分析仪的设计 配置好STP文件以后,在使用SignalTap 逻辑分析仪之前必须编译Quartus 设计工程 首次建立并保存STP文件时,Quartus 软件自动将STP文件加入工程中也可以采用下面的步骤手动添加STP文件: (1) 选择AssignmentsSettings命令,弹出Settings对话框 (2) 在Category列表中选择SignalTap Logic Analy
13、zer (3) 在SignalTap Logic Analyzer页中,使能Enable SignalTap Logic Analyzer选项 (4) 在SignalTap File Name栏中输入STP文件名 (5) 点击OK按钮确认 (6) 选择ProcessingStart Compilation命令开始编译10.1.2使用MegaWizard Plug-In Manager建立嵌入式逻辑分析仪 使用MegaWizard Plug-In Manager建立SignalTap 逻辑分析仪不需要建立STP文件MegaWizard Plug-In Manager生成一个可以在设计中实例化的H
14、DL文件 1.建立SignalTap 逻辑分析仪的HDL描述 在Quartus 软件中,执行SignalTap 兆函数(Mega)可以很容易地使用MegaWizard Plug-In Manager建立SignalTap 逻辑分析仪步骤如下: (1) 在Quartus 软件中选择ToolsMegaWizard Plug-In Manager命令 (2) 在弹出的MegaWizard Plug-In Manager对话框中选择Create a new custommega variation项 (3) 点击Next按钮 (4) 在弹出的对话框中选择SignalTap Logic Analyzer,并选择输出文件类型,输入SignalTap 兆函数名,如图10.8所示 (5) 点击Next按钮 (6) 在弹出的下一个对话框中,指定逻辑分析仪的采样深度(Sample depth)存储器类型(RAM type)数据输入端口宽度(Data input port width)触发输入端口宽度(Trigger inputport width)以及触发级数(Trigger levels),如图10.9所示(7) 点击Next按钮(8) 通过选择Basic或Advanced设置每一级触发选项,如图10.10所示 (9) 点击Finish按钮,完成建立SignalT
