《2017毕业论文-基于fpga的多功能计数器的设计》由会员分享，可在线阅读，更多相关《2017毕业论文-基于fpga的多功能计数器的设计（39页珍藏版）》请在金锄头文库上搜索。
1、 本科毕业论文(设计) 题 目： 基于 FPGA 的多功能计数器的设计 学 院： 自动化工程学院 专 业： 电子信息科学与技术 姓 名： # 指导教师： # 2010 年 6 月 8 日 青岛大学本科生毕业论文（设计） 基于 FPGA 的多功能计数器的设计 The Design of Multi-function Counter Based on FPGA 青岛大学本科生毕业论文（设计） 摘 要 本文介绍了一种以大规模可编程逻辑芯片为设计载体，由顶层到底层设计的多功能 数字频率计。该频率计采用单片机与频率测量技术相结合，大大提高了测量的精度。本 文主要包括该频率计的设计基础和实现方法两部分内容
2、， 描述了它的设计平台、工作原 理和软硬件实现。在硬件上，利用Altera公司的FPGA器件为主控器；在软件上，采用 VHDL硬件描述语言编程,极大地减少了硬件资源的占用。该数字频率计具有频率测量、 周期测量、脉宽测量和占空比测量等多种功能。仿真与分析结果表明，该数字频率计性 能优异，软件设计语言灵活，硬件简单，速度快。 关键词关键词 FPGA 等精度 频率计 VHDL Abstract This article introduced one kind as designs the carrier take the large-scale programmable logic chip, th
3、e multi-purpose digital frequency meters which designs from the top layer to the first floor. This frequency meter uses the monolithic integrated circuit and the frequency measurement technology unifies, increased the survey precision greatly. This article mainly includes this frequency meters desig
4、n basis and realizes the method two partial contents, described its design platform, the principle of work and the software and hardware realizes. On the hardware, uses Altera Corporations FPGA component is the master controller; On the software, uses the VHDL hardware description language programmi
5、ng, reduced hardware source occupancy enormously. This digital frequency meter has the frequency measurement, the cyclical survey, the pulse width survey and the dutyfactor survey and so on many kinds of functions. The simulation and the analysis result indicated that this digital frequency meter pe
6、rformance is outstanding, the software design language is flexible, the hardware is simple, the speed is quick. Keywords FPGA Equal Precision Measurement Frequency meter VHDL 青岛大学本科生毕业论文（设计） 目 录 第一章 概述1 1.1 多功能计数器现状1 1.2 频率测量方法简介2 第二章 软件开发平台 VHDL 简介.3 2.1 VHDL 的发展3 2.2 VHDL 的特点3 2.3 VHDL 语言结构4 2.3.1
7、 实体（ENTITY） 4 2.3.2 结构体（ARCHITECTURE） 5 2.4 VHDL 软件设计简介6 第三章 硬件开发平台现场可编程门阵列（FPGA）简介7 3.1 可编程逻辑器件7 3.2 现场可编程门阵列（FPGA）7 3.2.1 FPGA 的器件结构与工作原理8 3.2.2 基于 EDA 平台的 FPGA 开发流程 10 第四章 多功能计数器的理论基础和总体设计方案13 4.1 常用频率测量方法及其误差分析13 4.1.1 直接测频法.13 4.1.2 测周法原理.15 4.1.3 等精度测频原理.15 4.2 脉冲宽度和占空比测量原理17 4.3 总体设计18 第五章 多功
8、能计数器的软件设计和硬件设计20 5.1 软件设计20 5.1.1 测频专用模块工作功能描述及 VHDL 程序21 5.1.2 脉冲宽度和占空比测量模块.23 5.1.3 GATE26 5.1.4 测频/测周期实现26 5.2 硬件设计27 5.2.1 程控放大电路.28 青岛大学本科生毕业论文（设计） 5.2.2 过零比较电路.28 5.2.3 测频主系统实现.29 总 结31 谢 辞32 参考文献33 青岛大学本科生毕业论文（设计） 1 第一章 概述 在信息技术高速发展的今天,电子系统数字化已成为有目共睹的趋势。从传统的应用 中小规模芯片构成电路系统到广泛地应用单片机,直至今天 FPGA/
9、CPLD 在系统设计中的 应用,电子设计技术已迈入了一个全新的阶段。FPGA/CPLD 不仅具有容量大、逻辑功能强 的特点,而且兼有高速、高可靠性。同时使得硬件的设计可以如软件设计一样方便快捷,使 电子设计的技术操作和系统构成在整体上发生了质的飞跃。随着 FPGA/CPLD 器件的日益 成熟和应用,在通信、国防、工业自动化、仪器仪表等领域的数字电子系统设计工作中,它 们正在成为电子设计的主要角色。基于强大的 EDA 技术的支持,以 VHDL 为主要设计手 段,充分开发利用 CPLD 芯片丰富而灵活的逻辑资源,成为当前数字系统设计的主要发展方 向。 1.1 多功能计数器现状 多功能计数器是一种用
10、十进制数字显示被测信号频率、周期、占空比的数字测量仪 器，是在数字电路中的一个典型应用；实际的硬件设计的多功能计数器用到的器件较多， 连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着复杂可编程 逻辑器件（CPLD）的广泛应用，以 EDA 工具作为开发手段，运用 VHDL 语言，将使整 个系统大大简化，提高整体的性能和可靠性。它是计算机、通讯设备、音频视频等科研 生产领域不可缺少的测量仪器。当今 VLSI 的发展日新月异，FPGA 的容量和速度成倍地 增长，而价格却逐年下降，这将使得基于 FPGA 设计的多功能计数器优势更加明显。采 用 VHDL 编程设计实现的多功能计数器，除
11、被测信号的整形部分、键输入部分和数码显 示部分以外，其余全部在一片 FPGA 芯片上实现，具有体积小、可靠性高、功耗低的特 点；整个系统非常精简，且具有灵活的现场可更改性。通过改装，可以测量脉冲宽度， 做成数字脉宽测量仪；可以测量电容做成数字电容测量仪；在电路中增加传感器，还可 以做成数字脉搏仪、计价器等。因此多功能计数器在测量物理量方面及航天、电子、测 控、仪器仪表、通信等领域应用广泛。 近年来，高精度频率测量仪器广泛应用在晶体或晶体振荡器等需求量大和要求高精 度的行业、越来越多的电子产品要求具备高性能和低功耗的特点，通常一块印刷电路板 会布置多个晶体或晶体振荡器、一般精度的频率测量仪不能满
12、足对其测量要求，而满足 测量要求的仪器又都是作为频率计量基准，应用于国家科研院所。这此仪器设计复杂、 体积庞大、价格昂贵，很难在短期内推广。因此，设计一款测量精度高、成木较低的频 率测量仪显得十分必要。 这里介绍的计数器设计精良，操作简便，精确度高，测量范围广, LCD 荧幕全功能 显示，兼具备测频、测周期功能，且成本较低.并具有良好的市场前景及经济效益。 青岛大学本科生毕业论文（设计） 2 1.2 频率测量方法简介 根据测频工作原理可将频率测量方法分成以下几类: 1)是利用电路的某种频率响应特性来测量频率，谐振测频法和电桥测频法是这类 测量方法的典型代表:前者常用于低频段的测量，后者主要用于
13、高频或微波频段 的测量。谐振法的优点是体积小、重要轻、不要求电源等，目前仍获得广泛应用。 2)是利用标准频率与被测频率进行比较来测量频率，采用比较法测量频率，其准确 度取决于标准频率的准确度。拍频法、示波器法以及差频法等均属此类方法。拍 频法和示波器法主要用于低频段的测量，差频法则用于高频段的频率测量，它的 显著优点是测试灵敏度高1。 以上两种方法适合于模拟电路中实现，但是模拟电路没有数字电路稳定，因此数字 电路出现后，马上就出现了数字频率计。目前广泛使用的计数测频法则适合于数字电路 实现。该方法是根据频率的定义，记下单位时间内周期信号的重复次数，因此又称为电 子计数器测频法。 常用数字频率测
14、量方法有 M 法，T 法和 TM 法。M 法是在给定的闸门时间内，测量 被测信号的脉冲个数再进行换算得出被测信号的频率，其测量精度取决于闸门时间的准 确度和被测信号频率。当被测信号频率较低时将产生较大误差，除非闸门时间取得很大。 T 法是通过测量被测信号的周期，然后换算得出被测信号的频率。其测量精度取决于被测 信号的周期和计时精度，测信号频率较高时，对计时精度的要求就很高。 TM 法具有以 上 2 种方法的优点，它通过测量被测信号数个周期的时间，然后换算得出被测信号的频 率，可兼顾低频与高频信号，提高了测量精度。但是，M 法，T 法和 TM 法都存在 1 计 数误差问题。M 法在规定闸门时间内
15、存在 1 个被测信号的脉冲计数误差，T 法或 TM 法 也存在 1 个字的计时误差。这个问题成为限制测量精度提高的一个重要原因。本设计在 研究总结上述方法的基础上，得出了一种新的频率测量方法，该方法利用等精度测频方 法消除限制测量精度提高的 1 个数字误差问题，从而使频率测量的精度和性能大为改善。 然而一种新的方法的实际应用比提出来更难，要考虑各种可能的问题，首先就是由 于采用的新的设计方法使得电路的复杂程度成倍增加，因此如果还采用传统数字电路来 实现则将使 PCB 板面积变得异常庞大与复杂。信号走线长，导致系统误差增大，难以提 高系统的工作频率，此外，PCB 板的集成度不高还将导致高频信号容
16、易受到外界的干扰， 反而可能降低测频精度。由于可编程逻辑器件能很好地克服了以上缺点，大大提高系统 时钟，因此本设计将介绍由现场可编程门阵列(FPGA) 来实现等精度频率计。 青岛大学本科生毕业论文（设计） 3 青岛大学本科生毕业论文（设计） 4 第二章 软件开发平台 VHDL 简介 2.1 VHDL 的发展 VHDL 诞生于 1982 年。在 1987 年底，VHDL 被 IEEE 和美国国防部确认为标准硬件 描述语言 。自 IEEE 公布了 VHDL 的标准版本，IEEE-1076（简称 87 版)之后，各 EDA 公司相继推出了自己的 VHDL 设计环境，或宣布自己的设计工具可以和 VHDL 接口。此 后 VHDL 在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语 言。而 Verilog HDL 是由 GDA(Gateway Design Automation)公司的 PhilMoorby 在
