《音频DAC的特殊用法》由会员分享，可在线阅读，更多相关《音频DAC的特殊用法（9页珍藏版）》请在金锄头文库上搜索。
1、浅谈音频 DAC 的特殊用法音频 DAC 是数码音响中的核心器件之一，很大程度上决定了数码音响的音质好坏。从 DAC着手提高数字音响的音质，常采取两种方法：一是 DAC 芯片本身的分辨率，提高转换精度，即增加比特数来提高音质；二是采用特殊的方法使用 DAC，灵活地使用 DAC，不仅能够提高其等效比特数，使之转换精度得到提高，甚至还可以消除一些 DAC 固有的缺憾，因而得到提高音质的效果。提高 DAC 芯片本身的分辨率必须由 DAC 芯片生产厂商完成，一般音响爱好者是难以实现的。目前 DAC 的精度越做越高，前几年最高精度还是 20bit（例如 PCM63、D20400、PCM1702 芯片），
2、目前已是 24 bit （例如 PCM1704 芯片）。DAC 的精度从初期的 14 bit，很快地发展到 16 bit、18 bit、20 bit、24 bit。但再提高精度恐怕真的很困难了，即使做得出来，价格肯定也会贵得惊人。采用特殊的方法应用 DAC，音响厂家以往是经常在昂贵的中高档数字音响产品中采用的拿手好戏，因为这种做法需要增加 DAC 的数量。而在早期，由于高性能 DAC 芯片价格较高，所以在普及型产品或中低档产品中很小采用这一方法。不过，随着 DAC 技术的进步，生产成本的下降，许多高性能的 DAC 价格已大幅度降低，为我们这些爱好者能够灵活地使用 DAC 打下了基础。下面简单介
3、绍几种常见 DAC 的特殊用法，并介绍几种 BB 公司的常用多比特 DAC 芯片的特殊用法，供业余爱好者参考，依据手头能得到的材料，灵活地使用它们，以期制作更好的土炮DAC 解码器。一、差动平衡法利用差动平衡法可获得真正的平衡信号，配合高档平衡式放大器，可以获得极好的效果。I/VDAC-1DAC-2LPFLPFI/V-DATAWDCKRCABAL+RCABAL-+-图 1（a）差动平衡电路原理见图 1（a）所示。一个声道至少由两个 DAC 单元构成，如图中的 DAC-1 和 DAC-2。DATA 数据信号分为两路，一路直接送入 DAC-1，一路经过反相电路图（非门）反相后变为反极性 DATA
4、数据信号，再输入给 DAC-2。经过两个 DAC 转换后，DAC-1 输出同相模拟信号，DAC-2则输出反相模拟信号，于是得到了平衡信号。这种方法原理很简单，只是将数据信号简单地反相，得到极性相反的数据信号，分别送入两个 DAC，从而得到相位相反的模拟信号。方法虽然简单，但采用这种方法得到的平衡信号的平衡特性的确很好，因此在高档数字音响中有较为广泛的应用。如果要获得单端信号，只需加入一个差动放大器就可将平衡信号转换为单端信号，或者直接从 DAC-1 或 DAC-2 的输出端取得同相单端模拟信号或反相单端模拟信号。从图 1（a）可以看出，输入到两个 DAC 中的数据信号，一路直接送入 DAC-1
5、，一路经过非门反相送入 DAC-2，因此除相位相反外，输入到 DAC-2 的 DATA 数据信号因经过反相电路（非门）而被延迟，所以输入到两 DAC 的信号延时也不一致，使得 DAC 输出的信号平衡特性变差。为了克服这一缺点，往往采取如图 1（b）所示的措施。图 1（a）与图 1（b）相比，图 1（a）中的 DAC-2 输入端前的反相器非门被换为异或门，DAC-1 的输入端也插入一个异或门，DAC-2 输入端的异或门接成非门，起到反相作用；而 DAC-1输入端的异或门接成缓冲器，不起反相作用，只起缓冲作用。由于两个 DAC 输入端之前各有一个异或门，所以时间延迟一致，并且在 DAC 的 WDC
6、K 和 BCLK 信号的输入端也加入了异或门，使DATA、WDCK、BCLK 各信号时间延迟一致，从而克服了图 1（a）电路的不足。DATAWDCKBCLKDAC-2DAC-1ddddddI/VI/V LPFLPF-+ RCABAL+RCABAL-GND+5V+5V 图 1（b）改进差动平衡电路二、并联法并联使用 DAC 可提高等效比特数，提高转换精度，还原音乐的厚度感和力度感增强，在DAC 的其他用法中，也可再施加此法，效果显著，因此它在高档机中获得了广泛的应用。bDATAWDCKDAC-1DAC-3DAC-2 I/VDCA-nan=1 n=2 n=2 n=3 n=4A.B.C.DA+BA+
7、B+C+DA+B+CC+D图 2 DAC 并联法原理见图 2（a）所示。n 个 DAC 并联同步工作，将 n 个 DAC 输出的电流信号相加，再经过电流/电压（I/V）变换，输出模拟电压信号。这种方法对小信号处理能力明显增强，等于增加了 DAC 的比特数。例如，2 个 18 bit DAC并联后的转换精度相当于 19 bit，4 个 20 bit DAC 并联后转换精度相当于 23 bit ，而 8 个 20 bit DAC 并联后转换精度相当于 24 bit，等等。PCM1704 等 24 bit DAC 出现之前，高档数字音响的 24 bit 转换精度就是利用多个 DAC 并联方法得到的。
8、当 DAC 并联使用时，信噪比、动态范围都会提高，而失真度将会减小，各种误差也被平均化而降低。例如，对 4 个性能一致的 20 bit DAC 芯片进行并联实验，分别对 1 个、2 个并联、3 个并联、4 个并联的信噪比（SNR）、总谐波失真（THD）、动态范围（DR）进行测试，测试的结果分别见图 2（b）、图 2（c）和图 2（d）所示。从图 2（b）的信噪比（SNR）特性测试图可以看出，随着 DAC 并联数目的增加，信噪比明显增加，由单个的 115.8dB 增加到 2 个并联的 117dB、3 个并联的 119.2dB 和 4 个并联的120.7dB。从图 2（c）的总谐波失真（THD）特
9、性测试图可以看出，随着 DAC 并联数目的增加，总谐波失真也有降低，由单个的 0.0024%降低到 2 个并联的 0.0019%、3 个并联的 0.0016%、4 个并联的 0.0014%。从图 2（d）的动态范围（DR）特性测试图可以看出，随着 DAC 并联数目的增加，动态范围也在提高，由单个的 100.5dB 增加到 2 个并联的 101dB、3 个并联的 101.3dB、4 个并联的101.5dB。n=1 n=2 n=2 n=3 n=4THD(%)0.0024%0.0022%0.0020%0.0018%0.0016%0.0014%0.0012%n=1 n=2 n=2 n=3 n=4D.R
10、(dB)10210110099A BC DA+B+C+DA+B+CA+B C+DA.B.C.DA+B+C+DA+B+CC+DA+Bc d图 2 DAC 并联法三、正弦码变换法此法的最大特色是不仅可以提高 DAC 的等效比特数，还可以很好地消除多比特 DAC 的过零交越失真，因此在高档机种中有广泛的应用，此法也被广泛地应用于 DAC 芯片中。DAC-上DAC-下双极性补偿LPFI/V正弦码变换法DATAWDCKOUT图 3（a）正弦码变换法原理见图 3（a）所示，电路形式有点与平衡法类似。此电路的核心由正弦值变换电路、双极性偏置补偿电路和两个 DAC 芯片构成。一个声道至少需要两个相同的 DAC
11、 单元，即图中的DAC-上和 DAC-下。DATA 数据和 WDCK 时钟等信号经过正弦值变换电路变换后，输出信号控制两个 DAC 芯片，使之分别作单极性动作，即上 DAC 只输出正半周信号，而下 DAC 只输出负半周信号。因为两 DAC 转换都不是完整的一个周期的正弦信号，且当输入信号小到一定程度的时候，双极性补偿电路分别对上下两个 DAC 施加一定的补偿，使零交越失真发生移位，因而也就消除了过零失真。而且此种方法可以使系统转换精度在原有单个 DAC 精度的基础上提高 1 bit。这一技术也用在高分辨率的 DAC 芯片中，例如 BB 公司的 3 片著名的 DAC 芯片，20 bit 的PCM
12、63、PCM1702 和 24 bit 的 PCM1704 就采用了这一技术。正弦码变换基准和伺服工 作 电 源23bitDAC-上串行输入和逻辑控制双极性补偿23bitDAC-下24bit电流输出REF SERVOBCLKWCLKDATA20bitINVERTBPO DC图 3（b）PCM1704 内部框图图 3（b）给出 24 bit 的 PCM1704 DAC 芯片的内部原理框图。24 bit 数据信号和时钟信号送入串行变换电路后，再进入正弦值编码变换，分解为两个 23 bit 数据，分别送给两个 23bit DAC 进行转换，再将两个 DAC 输出的电流进行合成，便输出 24 bit
13、精度的模拟电流信号。双极性偏置电路在小信号时动作，消除过零失真。数据分割补正数据I/SDAC-主DAC-副上位 DATA下位 DATAWDCKWDCKWDCKDATAOUT图 4 主副 DAC 法四、主副 DAC 法此法可使 DAC 的综合分析力得以提高。原理见图 4 所示，电路形式类似于正弦码变换法。这一电路的核心由数据分割电路、数据补正电路、主副两个 DAC 单元构成。DATA 信号和 WDCK信号及数据补正电路输出的信号共同输入数据分割电路进行处理，数据分割电路将 DATA 数据信号分割为上位数据信号和下位数据信号。上位数据信号送给主 DAC 转换，下位数据送给副 DAC转换。然后将副
14、DAC 输出的速度变为原来的 1 /S 倍，再将这一信号与主 DAC 的输出信号相加，使得整个系统的变换误差降为 1 /S，整个 DAC 系统的精度得到修正，提高了系统的综合分析力。DAC-2DAC-1DAC-3DAC-4定时1定时2定时3DATAWDCKDATAWDCKWDCKDATAWDCKDATAI OUT图 5 多 DAC 参差变换法五、多 DAC 参差变换法这种方法的电路原理简图见图 5 所示，电路的核心由 n 个 DAC 单元 n-1 个定时电路构成。图示电路由 4 个 DAC 和 3 个定时电路构成。这一方法的实质是由定时电路使 DAC 的变换时间发生位移来作为输入，相当于将电路
15、的输出取样率以参差的方式接成 n 倍（n=2 时是输入数据的2 倍，n=4 时是输入数据的 4 倍），这样的方式与提高取样率有相同的效果。而且，这一方式同时具有将各 DAC 的各种误差包括多比特固有的过零失真平均化的优点。六、，几种方法的电路在上述几种方法中，并联法、差动平衡法、正弦码变换法因效果显著而应用较多。其中，并联法、差动平衡法由于效果显著、应用简单方便而获得广泛应用。下面简单地介绍几种常见的多比特 DAC，如 BB 公司的 18bit 的 DAC PCM1700、20bit 的 DAC PCM1702 和 24bit/96kHz 的DAC PCM1704 的平衡用法和并联用法。PCM
16、1702P 的平衡应用电路可输出真正平衡的音频信号。如果此 DAC 解码电路的数字输入也采用平衡结构的 AES/EBU 方式，即可构成从数字到模拟的全平衡 DAC 解码器。如广东一发烧音响厂家生产的型号为 MODEL-80 HDCD 音频解码器就为这种全平衡结构，此解码器获得较高的评价。PCM1702 的并联应用被广泛使用在高档 CD 唱机和高档 DAC 解码器中，著名的音响公司ACCUPHASE（金嗓子）是一家擅长并联应用 DAC 和 ADC 的厂家，曾将多片 PCM1702 并联用于一个声道解码，结果得到一代精品 CD 机 DP-55。两片 PCM1702 并联，不仅将转换精度提高 1bit，由20bit 变为 21bit，而且降低了失真度，提高了信噪比，同时也提高了声音的厚度和力度。因此，即使在 24bit 的 DAC 出现之后，仍然有将 PCM1702 并联使用者。用好 24bit 的多比特 DAC 应当说是一件不容易的事，制
