计算机组成原理课后答案第四章_庞海波

《计算机组成原理课后答案第四章_庞海波》由会员分享，可在线阅读，更多相关《计算机组成原理课后答案第四章_庞海波（18页珍藏版）》请在金锄头文库上搜索。

1、计算机组成原理 第 2 版 唐塑飞1第四章 思考题与习题1解释下列概念 主存、 辅存、 Cache、 RAM、 SRAM、 DRAM、 ROM、 PROM、 EPROM、 EEPROM、 CDROM、 Flash Memory 答：主存：与 CPU 直接交换信息，用来存放数据和程序的存储器。 辅存：主存的后援存储器，不与 CPU 直接交换信息。CACHE：为了解决 CPU 和主存的速度匹配，设在主存与 CPU 之间，起缓冲作用，用于提高访存速度的一种存储器。 RAM：随机存储器：是随机存取的，在程序执行过程中既可读出也可写入，存取时间与存储单元所在位置无关。 SRAM：静态 RAM，以触发器原

2、理存储信息。DRAM：动态 RAM，以电容充放电原理存储信息。 ROM：只读存储器，在程序执行过程中只能读出，而不能对其写入。 PROM：一次性编程的只读存储器。 EPROM：可擦除的可编程只读存储器，用紫外线照射进行擦写。EEPROM：用电可擦除的可编程只读存储器。 CDROM：只读型光盘 Flash Memory：快擦型存储器，是性能价格比好，可靠性高的可擦写非易失型存储器2计算机中哪些部件可用于存储信息，请按其速度、容量和价格/ 位排序说明。 答：寄存器、缓存、主存、磁盘、磁带等。 速度按顺序越来越慢，容量越来越高和价格/位越来越低3存储器的层次结构主要体现在什么地方？为什么要分这些层次

3、，计算机如何管理这些层 次？ 答：存储器的层次结构主要体现在 Cache主存和主存辅存这两个存储层次上。 Cache主存层次在存储系统中主要对 CPU 访存起加速作用，即从整体运行的效果分析，接近于 Cache 的速度，而容量和位价却接近于主存。主存辅存层次在存储系统中主要起扩容作用，其容量和位价接近于辅存，而速度接近于主存4说明存取周期和存取时间的区别。答：存取周期和存取时间的主要区别是：存取时间仅为完成一次存取操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即：存取周期 = 存取时间 + 恢复时间5什么是存储器的带宽？若存储器的数据总线宽度为 32 位，存取周期为 20

4、0ns，则存储器 的带宽是多少？ 解：存储器的带宽指单位时间内从存储器进出信息的最大数量。存储器带宽 = 1/200ns32 位= 160M 位/秒 = 20MB/S = 5M 字/秒计算机组成原理 第 2 版 唐塑飞26某机字长为 32 位，其存储容量是 64KB，按字编址它的寻址范围是多少？若主存以字节 编址，试画出主存字地址和字节地址的分配情况。 答：存储容量是 64KB 时，按字节编址的寻址范围就是 64KB，则：按字寻址范围 = 64K8 / 32=16K 字按字节编址时的主存地址分配图如下：7一个容量为 16K32 位的存储器，其地址线和数据线的总和是多少？当选用下列不同规 格的存

5、储芯片时，各需要多少片？ 1K4 位，2K8 位， 4K4 位，16K1 位，4K8 位，8K8 位 答：地址线和数据线的总和 = 14 + 32 = 46 根；各需要的片数为：1K4：16K 32 /1K4 = 168 = 128 片 2K8：16K 32 /2K8 = 8 4 = 32 片 4K4：16K 32 /4K4 = 4 8 = 32 片 16K1：16K 32 /16K1 = 32 片4K8：16K 32 /4K8 = 4 4 = 16 片8K8：16K 32 / 8K8 = 2X4 = 8 片8试比较静态 RAM 和动态 RAM。 特性 SRAM DRAM存储 触发器 电容破坏

6、性读出 非 是需要刷新 不要 需要地址复用 无 有运行速度 快 慢集成度 低 高功耗 高 低适用场合 cache 大容量主存9什么叫刷新？为什么要刷新？说明刷新有几种方法。 计算机组成原理 第 2 版 唐塑飞3答：刷新 对 DRAM 定期进行的全部重写过程；刷新原因 因电容泄漏而引起的 DRAM 所存信息的衰减需要及时补充，因此安排了定期刷新操作；常用的刷新方法有三种 集中式、分散式、异步式。集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新；分散式：在每个读/写周期之后插入一个刷新周期，无 CPU 访存死时间；异步式：是集中式和分散式的折衷10半导体存储器芯片的译码驱动方式有几种？ 答：

7、半导体存储器芯片的译码驱动方式有两种：线选法和重合法。线选法：地址译码信号只选中同一个字的所有位，结构简单，费器材；重合法：地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。 。可大大节省器材用量，是最常用的译码驱动方式11. 一个 8K8 位的动态 RAM 芯片，其内部结构排列成 256256 形式，存取周期为0.1s。试问采用集中刷新、分散刷新及异步刷新三种方式的刷新间隔各为多少？答：设 DRAM 的刷新最大间隔时间为 2ms，则异步刷新的刷新间隔 =2ms/256 行 =0.0078125ms =7.8125s即：每 7.8125s 刷新一行。集中刷新时，死时间为 256*0.1

8、us=25.6us。分散刷新，刷新间隔 0.2us，死时间为 0.1us，读写周期 0.2us异步刷新，死时间 0.1us，刷新间隔 7.8125us。12. 画出用 10244 位的存储芯片组成一个容量为 64K8 位的存储器逻辑框图。要求将64K 分成 4 个页面，每个页面分 16 组，指出共需多少片存储芯片。答：设采用 SRAM 芯片，则：总片数 = （64K8 位） / （10244 位）= 642 = 128 片题意分析：本题设计的存储器结构上分为总体、页面、组三级，因此画图时也应分三级画。首先应确定各级的容量：页面容量 = 总容量 / 页面数 = 64K8 / 4 = 16K8 位

9、，4 片 16K8 字串联成64K8 位组容量 = 页面容量 / 组数 = 16K8 位 / 16 = 1K8 位，16 片 1K8 位字串联成 16K8 位组内片数 = 组容量 / 片容量 = 1K8 位 / 1K4 位 = 2 片，两片 1K4 位芯片位并联成 1K8 位存储器逻辑框图：计算机组成原理 第 2 版 唐塑飞4计算机组成原理 第 2 版 唐塑飞513 设有一个 64K8 位的 RAM 芯片， 试问该芯片共有多少个基本单元电路 （简称存储基元） ？ 欲设计一种具有上述同样多存储基元的芯片， 要求对芯片字长的选择应满足地址线和数 据线的总和为最小，试确定这种芯片的地址线和数据线，并

10、说明有几种解答。答：存储基元总数 = 64K 8 位 = 512K 位 = 219 位；设存储器有 X 根地址线和 Y 根数据线则有 2X *Y=219 Y=1,X=19 X+Y=20Y=2,X=18 X+Y=20Y=4,X=17 X+Y=21Y=8,X=16 X+Y=24Y=16,X=15 X+Y=31Y=32。 。 。由上可看出：片字数越少，片字长越长，引脚数越多。片字数、片位数均按 2 的幂变化。结论：如果满足地址线和数据线的总和为最小，这种芯片的引脚分配方案有两种：地址线 = 19 根，数据线 = 1 根；或地址线 = 18 根，数据线 = 2 根。因此，有两种解答，512K*1 位和

11、 256K*2 位14某 8 位微型机地址码为 18 位，若使用 4K4 位的 RAM 芯片组成模块板结构的存储器， 试问： （1）该机所允许的最大主存空间是多少？ （2）若每个模块板为 32K8 位，共需几个模块板？ （3）每个模块板内共有几片 RAM 芯片？ （4 ）共有多少片 RAM？ （5）CPU 如何选择各模块板？ 答：（1 ） 218 = 256K，则该机所允许的最大主存空间是 256K8 位（或 256KB） ； （2）模块板总数 = 256K8 / 32K8 = 8 块；（3）板内片数 = 32K8 位 / 4K4 位= 8 2 = 16 片；（4）总片数 = 16 片 8 =

12、 128 片；（5）CPU 通过最高 3 位地址译码选板，次高 3 位地址译码选片。地址格式分配如下：15设 CPU 共有 16 根地址线，8 根数据线，并用 MREQ （低电平有效）作访存控制信号， R W 作读写命令信号（高电平为读，低电平为写） 。现有下列存储芯片： ROM（2K8 位，4K4 位， 8K8 位） ， RAM（1K4 位，2K8 位，4K8 位） 及 74138 译码器和其他门电路（门电路自定） 。 试从上述规格中选用合适芯片，画出 CPU 和存储芯片的连接图。要求： （1）最小 4K 地址为系统程序区，409616383 地址范围为用户程序区； （2）指出选用的存储芯片

13、类型及数量； （3 ）详细画出片选逻辑。答：计算机组成原理 第 2 版 唐塑飞6（1 ）地址空间分配图如下A15A12 A11A8 A7A4 A3A004K 0000 0000 0000 00000000 1111 1111 11114K8K 0001 0000 0000 00000001 1111 1111 11118k12k 0010 0000 0000 00000010 1111 1111 111112k16k 0011 0000 0000 00000011 1111 1111 1111（2 ）选片：ROM：4K 4 位：2 片；RAM：4K 8 位：3 片；（3 ） CPU 和存储器连

14、接逻辑图及片选逻辑计算机组成原理 第 2 版 唐塑飞716 CPU 假设同上题，现有 8 片 8K8 位的 RAM 芯片与 CPU 相连，试回答： （1）用 74138 译码器画出 CPU 与存储芯片的连接图； （2）写出每片 RAM 的地址范围； （3 ）如果运行时发现不论往哪片 RAM 写入数据后，以 A000H 为起始地址的存储芯片 都有与其相同的数据，分析故障原因。 （4 ）根据（1）的连接图，若出现地址线 A13 与 CPU 断线，并搭接到高电平上，将出 现什么后果？ 答：（1 ） CPU 与存储器芯片连接逻辑图：（此题画法不标准，见 15 题答案画法）（2 ）地址空间分配00001

15、FFF 08K； 20003fff 8K16K； 40005fff 16k24K 60007FFF 24k32k80009FFF 3240K；A000Bfff 40K48K； C000Dfff 48k56K E000FFFF 56k64k计算机组成原理 第 2 版 唐塑飞8（3 ）如果运行时发现不论往哪片 RAM 写入数据后，以 A000H 为起始地址的存储芯片都有与其相同的数据，则根本的故障原因为：该存储芯片的片选输入端很可能总是处于低电平。可能的情况有：该片的-CS 端与-WE 端错连或短路；该片的 -CS 端与 CPU 的-MREQ 端错连或短路；该片的-CS 端与地线错连或短路。在此，假设芯片与译码器本身都是好的。（4 ）如果地址线 A13 与 CPU 断线，并搭接到高电平上，将会出现 A13 恒为“1”的情况。此时存储器只能寻址 A13=1 的地址空间， A13=0 的另一半地址空间将永远访问不到。若对A13=0 的地址空间进行访问，只能错误地访问到 A13=1 的对应空间中去。17. 写出 1100、1101、1110 、 1111 对应的汉明码。答：有效信息均为 n=4 位，假设有效信息用 b4b3b2b1 表示校验位位数 k=3 位， （2 k=n+k+1）设校验位分别为 c1、c2、c3，则汉明码共 4+3=7 位，即：c1c2b4c3b3b2