《计算机组成原理第5章2》由会员分享，可在线阅读，更多相关《计算机组成原理第5章2（24页珍藏版）》请在金锄头文库上搜索。
1、,2. I/O 中断处理过程,设备选择电路,以输入为例,排队,设备 1#、2#、3#、4# 优先级按 降序排列,INTRi = 1 有请求 即 INTRi = 0,INTR1,例题：,根据以下要求设计一个产生3个设备向 量地址的电路。 （1）3个设备的优先级按ABC降序排列。 （2）A、B、C的向量地址分别为110 100、 010 100、000 110。 （3）排队器采用链式排队电路。 （4）当CPU发来中断响应信号INTA时，可 将向量地址取至CPU。,P194,多重中断的概念,k,l,m,k +1,l +1,m +1,程序断点 k+1 , l+1 , m+1,单重中断和多重中断的服务程
2、序流程,中断周期,是,中断隐指令,中断隐指令,中断周期,是,单重,多重,5.6 DMA 方式,一、DMA 方式的特点,1. DMA 和程序中断两种方式的数据通路,CPU,主 存,ACC,中断接口,DMA 接口,I/O 设 备,中断方式数据传送通路,输入指令,输出指令,DMA方式数据传送通路,2. DMA 与主存交换数据的三种方式,(1) 停止 CPU 访问主存,控制简单,CPU 处于不工作状态或保持状态,未充分发挥 CPU 对主存的利用率,主存工作时间,CPU不执行程序,DMA不工作,DMA不工作,DMA工作,CPU控制 并使用主存,DMA控制 并使用主存,t,(2) 周期挪用（或周期窃取）,
3、DMA 访问主存有三种可能,CPU 此时不访存,CPU 正在访存,CPU 与 DMA 同时请求访存,此时 CPU 将总线控制权让给 DMA,主存工作时间,CPU控制 并使用主存,DMA控制 并使用主存,t,(3) DMA 与 CPU 交替访问,主存工作时间,DMA控制 并使用主存,CPU控制 并使用主存,t,CPU 工作周期,C1 专供 DMA 访存,C2 专供 CPU 访存,所有指令执行过程中的一个基准时间,不需要 申请建立和归还 总线的使用权,C1,C2,二、DMA 接口的功能和组成,1. DMA 接口功能,(1) 向 CPU 申请 DMA 传送,(2) 处理总线 控制权的转交,(3) 管
4、理 系统总线、控制 数据传送,(4) 确定 数据传送的 首地址和长度,(5) DMA 传送结束时，给出操作完成信号,修正 传送过程中的数据 地址 和 长度,2. DMA 接口组成,+1,+1,三、DMA 的工作过程,1. DMA 传送过程,预处理、数据传送、后处理,(1) 预处理,通过几条输入输出指令预置如下信息,通知 DMA 控制逻辑传送方向（入/出）,CPU,(2) DMA 传送过程示意,BR,DMA 控 制 逻 辑,中 断 机 构,AR,WC,DAR,DMA接口,+1,+1,(3) 数据传送过程（输入）,DREQ,HRQ,HLDA,地址线,DACK,溢出信号,中断请求,写,写入,BR,D
5、MA 控 制 逻 辑,中 断 机 构,AR,WC,DAR,DMA接口,+1,+1,DREQ,HRQ,HLDA,DACK,中断请求,(4) 数据传送过程（输出）,读,(5) 后处理,校验送入主存的数是否正确,是否继续用 DMA,测试传送过程是否正确，错则转诊断程序,由中断服务程序完成,P208 例5.3 5.4,2. DMA 接口与系统的连接方式,DMA 接口1,DMA 接口2,DMA 接口n,CPU,主存,DMA响应,I/O总线,数据线,地址线,DMA请求,(1) 具有公共请求线的 DMA 请求,(2) 独立的 DMA 请求,DMA 接口1,DMA 接口2,DMA 接口3,CPU,主存,DMA
6、响应1,DMA请求1,DMA响应2,DMA请求2,DMA响应3,DMA请求3,I/O总线,数据线,地址线,3. DMA 方式与程序中断方式的比较,(1) 数据传送,(2) 响应时间,(3) 处理异常情况,(4) 中断请求,(5) 优先级,程序 硬件,指令执行结束 存取周期结束,能 不能,低 高,传送数据 后处理,四、DMA 接口的类型,1. 选择型,在 物理上 连接 多个 设备 在 逻辑上 只允许连接 一个 设备,设备地址寄存器,控制状态寄存器,数据缓冲寄存器,主存地址寄存器,时序电路,字计数器,DMA接口,CPU,主存,设备 1,设备 2,设备 n,选 择 线,. . .,系统总线,2. 多路型,在 物理上 连接 多个 设备 在 逻辑上 允许连接 多个 设备同时工作,独立请求式,链式,3. 多路型 DMA 接口的工作原理,150us丨,作业： 5-17 5-25,
