《场效应晶体管jfet与mesfet器件基础》由会员分享，可在线阅读，更多相关《场效应晶体管jfet与mesfet器件基础（57页珍藏版）》请在金锄头文库上搜索。
1、2.5 JFET与MESFET器件基础,JFET (Junction-gate Field Effect Transistor) MESFET (Metal Semiconductor Field Effect Transistor) 都是目前集成电路中广泛使用的半导体器件. JFET可以与BJT(双极晶体管)兼容,可用作恒流源及差分放大器等单元电路;而MESFET是目前GaAs 微波集成电路广泛采用的器件结构。 MOSFET是靠静电感应电荷控制沟道电荷量, JFET与MESFET依靠势垒的空间电荷区扩展来控制沟道的变化。 JFET依靠pn结空间电荷区控制沟道电荷，MESFET是依靠肖基特势垒
2、来控制沟道的变化。,2.5.1 器件结与电流控制原理,1 结型场效应晶体管的结构,用掺杂在n型衬底上构成p+区，从而形成一个pn结。 上下两个P型区联在一起,称为栅极(G: grid)。 pn结下方有一条狭窄的N型区域称为沟道(channel)，其厚度为d，长度为L，宽度为W。 沟道两端的欧姆接触分别称为漏极(D, drain)和源极(S, source)。这种结构又称为N沟JFET。,2 JFET中沟道电流的特点 在漏（D）极和源（S）极之间加一个电压VDS,就有电流IS流过沟道. 如果在栅（G）和源（S）极之间加一个反向pn 结电压VGS，将使沟道区中的空间电荷区之间的距离逐步变小,由于栅
3、区为P+,杂质浓度比沟道区高得多，故PN结空间电荷区向沟道区扩展,使沟道区变窄.从而实现电压控制源漏电流的目的。 综上所述： 1 JFET是压控器件. 2 JFET工作时,栅源是反偏电压,控制电流很小,因此是用小输入功率控制大的输出功率. 3 ID是在沟道中电场作用下多数载流子漂移电流,又称为单极器件.,1 VGS=0情况下的源漏特性 一般源极接地。由于栅区为P+,可以认为栅区等电位. 2 VGS0情况下的源漏特性：曲线下移,2.5.2 JFET直流输出特性的定性分析,2.5.3 JFET直流转移特性 IDS随 VGS变化的情况. VGS=0的电流IDSS IDS=0对应的电压VGS即为夹断电
4、压VP.,VGS,2、特性分析 1.阈值电压VT Nsub为沟道掺杂浓度，a代表沟道宽度的一半 2.直流特性 （1）导通区伏-安特性 为跨导因子，为沟道长度调制系数,（2）饱和区伏-安特性 （3）特征频率fT fT的定义与MOSFET相同,三、器件模型参数,源 栅 漏 源 漏,N沟道 衬底 JFET,N沟道 衬底 MESFET,JFET与MESFET结构,P+,Metal,(Metal-Oxide-Semiconductor Field Effect Transnsator),2.6 MOS场效应晶体管,在微处理器和存储器方面，MOS集成电路几乎占据了绝对位置。,促进MOS晶体管发展的4大技术
5、,半导体表面的稳定化技术 各种栅绝缘膜的实用化技术 自对准结构的MOS工艺 阈值电压的控制技术,2.6.1 MOSFET结构,MOSFET: MOS field-effect transistor 也叫：绝缘栅场效应晶体管（Insulated Gate, IGFET） 金属-绝缘体-半导体场效应晶体管(MISFET) 电压控制电流场效应晶体管 分为N沟道和P沟道，每一类又分为增强型和耗尽型。,1 MOSFET结构示意图,MOS器件的表征：,沟道长度,沟道宽度,2 MOS 结构,MOS是采用电场控制感应电荷的方式控制导电沟道. 为了形成电场,在导电沟道区的止面覆盖了一层很薄的二氧化硅层,称为栅氧
6、化层. 栅氧化层上覆盖一层金属铝或多晶硅,形成栅电极.构成一种金属-氧化物-半导体结构,故称为MOS结构.目前栅极大多采用多晶硅.,2.6.2 MOSFET工作原理（NMOS为例）,NMOS工作原理,VDS VGS - VT,VDS = VGS - VT,VDS VGS - VT,阈值电压： 强反型层形成沟道时的栅源电压VT； (表面反型产生的载流子数目等于衬底多子的数目) 线性区(Linear region) ： VDS = VGS - VT 过渡区 ： 截止区（Cut off）： VGS VT 击穿区：PN结击穿；,1 VGS小于等于0的情况:截止区 两个背靠背的PN结,源漏间阻抗很大,电
7、流近似为0。对应于直流伏安特性中的截止区。,2 沟道的形成和阈值电压:线性区,（1）导电沟道的形成,图1 P型半导体,(2)、表面电荷减少(施加正电压),(3)、形成耗尽层（继续增大正电压）,(4)、形成反型层（电压超过一定值VT）,表面场效应形成反型层（MOS电容结构）,反型层是以电子为载流子的N型薄层,就在N+型源区和N+型漏区间形成通道称为沟道。 VDS VGS - VT,（1）线性区：VGS-VTVDS 令：K= Cox n 工艺因子 Cox :单位面积电容； n：电子迁移率 N=K(W/L) 导电因子 则： IDS=N(VGS-VTN)-VDS/2.VDS 线性区的电压-电流方程 当
8、工艺一定时，K一定，N与（W/L）有关。,（2）饱和区：VDSVGS-VT,L,S,D,VDS,VDS,-(,VGS-VT),VGS-VT,VGS-VT不变，VDS增加的电压主要降在L上，由于LL，电子移动速度主要由反型区的漂移运动决定。所以，将以VGS-VT取代线性区电流公式中的VDS得到饱和区的电流电压表达式：,沟道夹断,沟道长度调制效应,MOS的电流电压特性,（3）截止区： VGS-VT 0 IDS=0,IDS,输出特性曲线,VDS,0,线性区,饱和区,|,VG5|,|VG4|,|VG3|,|VG2|,|VG1|,VGS-VT0,VDS =VGS-VT,截止区,（4）亚阈值区,栅电压低于
9、阈值电压时，MOS管中形成弱反型层，漏电流IDS虽然很小，但并不为0，而时随栅电压成指数规律变化，称此时的电流为弱反型电流或者亚阈值电流，它主要是由载流子扩散引起的。 当VDS大于200mv时，电流的简化公式有： 其中I0为VT为0时的电流，它是一个实验值； VTkT/q； z为一个非理想因子，z1； （5）击穿区 VDS增大到一定程度，使晶体管漏-衬底PN结击穿。,二、PMOS管IV特性 电流-电压表达式： 线性区：IDS=P (|VDS|-|VTp|-|VDS|/2) |VDS| 饱和区：IDS=(P/2)(|VGS|-|VTp|),衬底偏置（背栅）效应,如果MOS管的源区和衬底电压不一致
10、，就会产生衬底偏置效应，会对阈值电压产生影响： 其中：g 为衬底阈值参数或者体效应系数； F 为强反型层的表面势； VBS为衬底对源区的电压； VT0为VBS为0时的阈值电压；,1.衬底掺杂浓度是一个重要的参数，衬底掺杂浓度越低，器件的阈值电压将越小 2.栅材料和硅衬底的功函数差的数值对阈值电压有影响。 3.栅氧化层厚度决定的单位面积电容的大小，单位面积栅电容越大，阈值电压将越小，栅氧化层厚度应综合考虑 一般通过改变衬底掺杂浓度调整器件的阈值电压,MOS晶体管类别,按载流子类型分： NMOS: 也称为N沟道，载流子为电子。 PMOS: 也称为P沟道，载流子为空穴。 按导通类型分： 增强型： 耗
11、尽型： 四种MOS晶体管：N沟增强型；N沟耗尽型；P沟增强型；P沟耗尽型,（1）N沟增强：,VDS,VGS=VT,IDS,VGS,VT,IDS,(b)N沟耗尽：,（C）P沟增强,（d）P沟耗尽,截止区： 非饱和区(线性区和过渡区)： 饱和区,2.6.3 MOSFET伏-安特性,有效沟道长度Leff MOS晶体管的跨导为： 非饱和状态,饱和状态： 沟道电阻： 特征频率：,1.MOS阈值电压 对NMOS而言： VFB为平带电压。它表示由于栅极材料和衬底材料间的功函数差以及栅氧化层中固定电荷的影响引起的电压偏移。 VS为功函数的影响，QSS为氧化层固定电荷密度，COX为单位面积栅氧化层电容（MOS电
12、容）,2.6.4 MOS管的电压,2 阈值电压和衬底电压的关系 3阈值电压和沟道尺寸的关系 随L的减小而减小，随W的增大而增大。,MOSFET是一种表面型器件，其工作电流沿表面横向流动，因此其特性和横向尺寸有很强联系。 L越小，fT和 gm均越大，且集成度也越高，因此，减小尺寸将有益于MOS特性的提高。 MOSFET是多子器件，没有少数载流子复合和存储，因此器件速度较高。 提高迁移率n也将使fT和gm提高，采用高迁移率材料做晶体管是方向。 MOS晶体管是通过改变外加栅压的大小来控制导电沟道。,2.6.5 MOS晶体管的特点,由于栅源极间有绝缘介质二氧化硅的隔离,因此呈现纯电容性高输入阻抗。 由
13、于沟道和衬底之间构成PN结.为保证只在沟道中有电流流过,使用时必然使源区,漏区,以及沟道区与衬底之间的PN结处于反偏.这样在同一衬底上形成的多个MOS管之间具有自动隔离的效果。 目前用多晶硅取代铝作栅极材料.多晶硅耐高温,可形成自对准工艺，掺杂多晶硅又可用途内连线。 为了克服电阻增大导致的布线延迟,又出现了用钨钼及其硅化物作栅极的材料,其电阻率比多晶硅低两个数量级。,2.6.6 MOS 晶体管模型和模型参数 L、W 沟道长度和宽度 VTO 零偏阈值电压 KP跨导系数（unCox) GAMMA 体效应系数 PHI费米势 LAMBDA 沟道长度调制系数 R（D，S）漏和源区串联电阻 CB（D，S）
14、零偏B-D，B-S结电容 IS 衬底结饱和电流 CGSO 单位沟道宽度栅覆盖电容 CGBO 单位沟道宽度栅-衬底覆盖电容 PB衬底结接触电势 CJ 衬底结零偏势垒电容 MJ 梯度因子，RSH薄层电阻,(1)栅自对准工艺 在MOS工艺水平中，在栅氧化层上先利用多晶硅制做栅极，在形成源漏区进行扩散或进行离子注入时栅极能起到掩膜的作用，自动保证了栅金属与源漏区的对准问题，此技术称为自对准工艺。 (2)硅栅结构 多晶硅栅还可以做互连线,有利于减小集成电路芯片面积,提高集成度。,2.6.7 硅栅MOS结构和自对准技术,特征线宽：0.09 栅氧厚度：1.2nm 沟道长度：50nm 300mm硅晶片 7层铜互连,MOSFET是单极器件 制造简单,体积小,集成度高 输入阻抗高,允许很高的扇出 可以用做双向开关 可以用做储存器件 噪声小,功耗小, 速度相对较慢,2.6.8 高电子迁移率晶体管（HEMT）,
