《的最大工作模式》由会员分享，可在线阅读，更多相关《的最大工作模式（13页珍藏版）》请在金锄头文库上搜索。
1、8086的最大工作模式,如果将8086的MN/MX#接地， CPU就工作在最大模式了。最大模式系统，既可以是规模较大的单处理器系统，也可以是多处理器系统。在多处理器系统中，包含两个或者两个以上的处理器，其中的8086是主处理器，其他处理器称作协处理器。最大模式一般用在中等规模的或者大型的8086系统中。 为什么在最大的模式系统中需要总线控制器来产生总线控制信号呢？原因在于，最大模式系统包含有多个处理器，各个处理器之间需要共享总线，就必须解决主处理器和协处理器之间的协调工作问题。总线控制器8288就是用来完成这种功能的。 与最小模式系统相比，最大模式的系统控制信号是通过8288总线控制器产生的。
2、这些信号包括：地址锁存、数据使能、数据传输方向控制信号， 存储器和I/O读写信号， 以及中断应答信号等。 我们了解了总线控制器8288的功能，就能够理解最大系统模式的典型配置方法。,1.引脚信号 将MN/MX#信号接地，CPU就工作在最大模式。 我们再对在最大模式下CPU引脚作一介绍。 QS1，QS0(Instruction Queue Status)状态： 指令队列状态信号（标号25、24），输出。QS1、QS0组合起来表示前一个时钟周期中指令队列的状态，这组信号的设置为的是可以从外部对8086指令队列的动作进行跟踪。用于对芯片的测试。 表4.2.5 QS1 QS0 操作 QS1=0 QS0
3、=0 无操作 QS1=1 QS0=0 队列为空 QS1=0 QS0=1 从指令队列的第一个字节中取走代码 QS1=1 QS0=1 除第一个字节以外，取后面字节的代码。,通常，QS1、QS0用于对CPU指令队列动作情况跟踪，用于对CPU的测试。 总线周期状态信号（S2#、S1#、S0#）。 S2#、S1#、S0#（Bus Cycle Status）： 总线周期状态信号（标号28、27、26），输出。这三个信号的组合表示当前执行的总线周期的类型。在最大模式下，用这三个信号作为总线控制器8288的输入，产生存储器、I/O的读、写等控制信号。S2#、S1#、S0#的组合意义参见表4.2.6。 表4.2
4、.6 S2# S1# S0# 总线周期的类型 1 1 1 无源状态 1 1 0 写内存 1 0 1 读内存 1 0 0 取指 0 1 1 暂停 0 1 0 写I/O 0 0 1 读I/O 0 0 0 中断响应,CPU工作在最小模式下，系统控制信号直接由CPU产生。在最大模式，系统控制信号则由总线控制器产生。 CPU工作在最大模式时，不同总线周期S2#、S1#、S0#输出不同状态， S2#、S1#、S0#的不同组合指出CPU当前不同的总线周期。将S2#、S1#、S0#输入总线控制器8288进行译码，8288便根据不同总线周期产生产相应的总线控制信号。 总线请求与允许信号RQ#/GT0#，RQ#/
5、GT1#(Request/Grant)：总线请求信号/总线请求允许信号（标号31、30），双向。CPU以外的两个处理器可以分别用其中之一来请求总线， 并接受CPU对总线请求的允许。其中RQ#/GT0#优先级高于RQ#/GT1#。 最大方式下，总线请求有两组（线），每组可独立完成总线的申请和撤消，单线双向信号传递。,最大模式支持多处理器工作。 与8086CPU配套的数值信号处理器8087以及IO处理器8089都具有RQ#/GT#信号。 如果系统中具有8087或8089，则可利用RQ#/GT#信号，将他们相互连接， 实现总线的请求与响应。 （RQ#/GT#信号的连接关系和请求到响应的工作过程不做重
6、点要求）需要指出的是，30、31号管脚在最小模式下，是系统的总线保持请求HOLD和总线保持响应HLDA信号， 这组信号是支持系统中的DMA工作的。在最大模式下，他们用作支持多处理器的RQ#/GT#。 LOCK#(Lock)：总线封锁信号（标号29），输出。用来封锁其它总线主的总线请求，当LOCK#为低电平时， 系统中其他总线主就不能占用总线。LOCK#信号是由指令前缀LOCK产生的。 在LOCK前缀后的指令执行完之后，硬件上便撤销了LOCK#信号。 信号是由CPU的29号管脚上输出的电平信号。然而，LOCK#信号是受指令控制的， 当CPU执行了具有总线封锁指令LOCK前缀的指令时，LOCK#管
7、脚输出低电平，用他来封锁其他处理器对总线的请求。LOCK#为低，其他处理器不能占有总线。直至具有LOCK前缀的指令执行完之后，LOCK#才变为无效电平，输出高，撤消对其他处理器的总线封锁。,2.系统信号形成 地址与数据总线形成（同最小方式）。 系统控制信号。 总线控制器8288。 A.电路组成：由4部分电路组成。 图4.2.16是8288总线控制器的结构框图。8288是20管脚与8086配套的总线控制器。它由状态译码电路、控制逻辑、命令信号发生器以及控制信号发生器组成。状态译码电路将CPU的总线周期状态信号S2、S1、S0译码， 确定当前总线操作的类型，在控制逻辑作用下，由命令信号发生器产生命
8、令信号存储器读写MRDC#、MWTC#， I/O读写IORC#、IOWC#以及中断应答信号INTA#。由控制信号发生器产生地址锁存使能ALE、数据信号使能DEN和数据流向控制DT/R#。控制信号发生器还生成一个输出信号MCE/PDEN#，当控制逻辑的I/O总线方式控制信号IOB输入不同时， MCE/PDEN#的作用不同，分别为（中断控制器）主片级连使能MCE（Master Cascade Enable）和外部设备数据允许PDEN# (Peripheral Data Enable)。控制逻辑有4个输入端， 时钟信号CLK、地址使能AEN#、 命令信号使能CEN、IO总线方式控制信号IOB。,系统
9、为单处理器时，IOB接地，此时，8288的MCE/PDEN#为中断控制器8259的主片级连使能MCE信号， 这个信号作为包含多个8259中断控制器的系统8259主片和从片级连信号CAS0、 CAS1、 CAS2的控制信号。系统为多处理器系统配置时， IOB接+5V，8288的MCE/PDEN#作为PDEN#信号，它用做数据总线收发器的使能信号。 我们曾在最小模式系统中解释过控制信号M/IO#、WR#、 INTA#、ALE、DT/R#和DEN#信号，它们指出了数据传送的类型，提供了中断响应信号、锁存器控制信号和总线收发器控制信号。但在最大模式系统中， 状态信号S2#、S1#、S0#隐含了这些信息
10、。S2#、S1#、S0#的不同组合指出了CPU执行的不同总线操作。 最大模式系统是通过总线控制器来产生诸如最小方式CPU所提供的那些系统控制信号的。 8288的状态译码电路对来自CPU的S2#、S1#、S0#进行译码。控制逻辑的4个输入信号：时钟信号CLK来自系统时钟。地址使能AEN#由DMA控制器控制，AEN#为低时，系统由DMA控制总线， 8288输出为高阻态。命令信号使能CEN控制命令信号发生器的输出，高有效。IO总线方式控制信号IOB则根据系统的配置情况连接不同的输入电平，控制信号发生器生成不同控制信号MCE或PDEN#。,B.8288输出的控制信号有： a.ALE：地址锁存使能，用于
11、地址锁存器。和最小模式下的ALE意义相同。 b.DEN：数据允许信号，用于控制数据收发器的选通。 c.DT/R#：数据发送接收信号， 用于控制数据收发器的数据传输方向。 d.MCE/PDEN#：中断控制器主片级连使能(Master Cascade Enable)外部设备数据允许(Peripheral Data Enable)。MCE/PDEN#的输出取决于IOB的状态， 当IOB接地时， 8288配合单处理器的工作方式，MCE/PDEN#管脚为中断控制器8259主片级连使能MCE信号，这个信号可以在包含多个8259A 中断控制器的系统中作为主8259的级连控制信号， 连接8259的SP#/EN
12、#。 如果系统为多处理器系统配置，IOB接+5V，8288的MCE/PDEN#作为PDEN#信号， 它用做数据总线收发器的使能控制。,e.MRDC#(Memory Read Command)，存储器读命令，用来通知内存将被寻址的存储单元内容送上数据总线。 f.MWTC#(Memory Write Command)，存储器写命令， 用来通知内存接受数据总线上来的数据，并将数据写入所寻址的内存单元。 g.IORC#(I/O Read Command)和IOWC#(I/O Write Command)，I/O端口的读、 写命令， 意义上与存储器命令信号类似，分别用于通知I/O 接口将所寻址端口的数据
13、送到数据总线或将数据写进所寻址的端口中。 h.INTA#，作为CPU的中断响应信号，与最小模式中的中断响应信号相同。很显然，这些信号在每总线周期内只有一个有效，每个总线周期内只能是唯一的一种总线操作。 了解了总线控制器8288的原理与作用以后，我们不难理解最大模式的典型配置的连接方法。,注意地址锁存器8282 的锁存信号STB和数据驱动器8286的输出使能OE#、数据传送方向控制端T，它们不是像最小模式系统配置那样连接CPU的ALE、DEN#和DT/R#， 由CPU直接控制。 而是连接总线控制器8288， 由8288产生与CPU类似的控制信号来进行控制的。只是8288输出的DEN高电平有效。8286的OE#是由8288的DEN和8259的SP#/EN#相与取非来控制的。8259是中断控制器， 当CPU响应可屏蔽中断INTR时，由8259将中断类型码通过数据总线送往CPU， 此时不能允许8286的被选通， 8259的SP#/EN#输出的有效电平将8286封锁。 因此， 只有当8288的DEN和8259的SP#/EN#同时为高时， 8286的OE#才输入低电平而被选通。 8288的S2#、S1#、S0#则直接与CPU相连，在CPU的S2#、S1#、S0#控制下，产生不同的总线控制信号。,
