《ch1微电脑硬体结构》由会员分享，可在线阅读，更多相关《ch1微电脑硬体结构（24页珍藏版）》请在金锄头文库上搜索。
1、MCS - 51 家族,TOP / 930203,top1mail.hyivs.tnc.edu.tw,8051 的功能,1. 一般控制應用之 8 位元單晶片微電腦 2. 具布林代數處理能力 ( 可作單位元的邏輯運算 ) 3. 內部資料記憶體 128 byte ( RAM )，8052 則有 256 byte 4. 內部有 4K byte ( ROM ) 程式記憶體，8052 則有 8K byte (依型號而定) 5. 具 4 組 8 位元共 32 條的雙向 I / O 埠 6. 2 個 16 位元的計時計數器，8052則有 3 個 7. 有一個全雙工 ( 可同時雙向傳送資料 ) ，的串列通訊埠
2、， 又稱 UART ( 萬用非同步接收傳送器 ) 8. 具兩層優先權的中斷結構 9. 可接受 5 個中斷來源，其中 2 個外部， 3 個內部 ( UART、2 個TIMER )， 8052 則有 6 個中斷來源，其中 2 個外部， 4 個內部 ( UART、3 個TIMER ),8051 的功能,10. 程式記憶體可外接擴充到 64 K byte ( 內外合計) 11. 資料記憶體可外接擴充到 64 K byte ( 內外合計) 12. 內建時脈震盪電路，最高工作頻率為 12 M Hz 13. 最大記憶體定只能力可達 128 K + 內部資料記憶體數量 14. CHMOS 版本的 8051 (
3、 80C51BH 、 80C31BH 、 87C51 、 80C52 、 80C32、87C52 )，另外具軟體規劃省電模式 ( Idle Mode ) 與軟體規劃暫停模式 ( Power Down Mode ) 15. 8751、8752 具有資料保密功能,微電腦硬體結構,TOP / 930203,輸出單元 (OU) Output Unit,輸入單元 (IU) Input Unit,記憶體單元(MU) Memory Unit,中央處理單元CPU (Center Processing Unit) (運算單元+控制單元),top1mail.hyivs.tnc.edu.tw,微電腦硬體結構 輸入單
4、元,TOP / 930203,將外部的資訊傳送到CPU做運算處理或存入記憶體單元，一般在為電腦的輸入單元有鍵盤、磁碟機、光碟機、滑鼠、光筆、掃描器或讀卡機等週邊設備。,輸出單元 (OU) Output Unit,輸入單元 (IU) Input Unit,記憶體單元(MU) Memory Unit,中央處理單元CPU (Center Processing Unit) (運算單元+控制單元),top1mail.hyivs.tnc.edu.tw,微電腦硬體結構 輸出單元,TOP / 930203,將CPU處理過的資料輸出或儲存傳送外部週邊設備，一般在為電腦的輸出單元有顯示器、印表機、繪圖機、燒錄機或
5、磁碟機等週邊設備,輸出單元 (OU) Output Unit,輸入單元 (IU) Input Unit,記憶體單元(MU) Memory Unit,中央處理單元CPU (Center Processing Unit) (運算單元+控制單元),top1mail.hyivs.tnc.edu.tw,微電腦硬體結構 記憶體單元,記憶體單元(MU) Memory Unit,TOP / 930203,記憶體單元是用來 1.儲存輸入單元傳送來的資料， 2.儲存經過中央處理單元處理完成的資料,輸出單元 (OU) Output Unit,輸入單元 (IU) Input Unit,存取方式不同，又可分 1.唯讀記
6、憶體(Read Only Memory，簡稱ROM) 2.隨機存取記憶體 Random Access Memory， 簡稱RAM),記憶體單元之記憶體可分為 1.主記憶體(Main Memory) 2.輔助記憶體(Auxiliary Memory),中央處理單元CPU (Center Processing Unit) (運算單元+控制單元),top1mail.hyivs.tnc.edu.tw,微電腦硬體結構 中央處理單元,中央處理單元CPU (Center Processing Unit) (運算單元+控制單元),TOP / 930203,輸出單元 (OU) Output Unit,輸入單元
7、(IU) Input Unit,記憶體單元(MU) Memory Unit,運算單元(Arithmetic Logic Unit，簡稱ALU)運算單元又稱為算數邏輯單元 1. 算數運算，如：加、減、乘、除 2.邏輯運算(如：AND、OR、NOT,控制單元(Control Unit，簡稱CU) 負責協調與指揮各單元間的資料傳送與運作，使得微電腦可依照指令的要求完成工作,top1mail.hyivs.tnc.edu.tw,8051 內部結構圖,TOP / 930203,時脈 產生器,CPU,中斷 控制器,128bytes RAM,Timer 0 Timer 1,4K bytes ROM,UART,
8、4個 8bits I/O ports,匯流排控制器,Timer 0,Timer 1,UART,INT 0,INT 1,T 0,T 1,TXD,RXD,RD,WR,ALE,PSEN,Address Data,P0,P2,P1,P3,Data,INT Data,top1mail.hyivs.tnc.edu.tw,8051 接腳圖,1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20,40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21,TOP / 930203,P 1.0,P 1.1,
9、P 1.2,P 1.3,P 1.4,P 1.5,P 1.6,P 1.7,P 3.0,P 3.1,P 3.2,P 3.3,P 3.4,P 3.5,P 3.6,P 3.7,RESET,XTAL2,XTAL1,GND,P 2.7,P 2.6,P 2.5,P 2.4,P 2.3,P 2.2,P 2.1,P 2.0,P 0.0,P 0.1,P 0.2,P 0.3,P 0.4,P 0.5,P 0.6,P 0.7,RXR,TXD,INT0,INT1,T0,T1,WR,RD,VCC,EA,ALE,AD0AD7,A15A8,PSEN,top1mail.hyivs.tnc.edu.tw,结 束,TOP / 930
10、203,top1mail.hyivs.tnc.edu.tw,時脈產生器,TOP / 930203,EA XTAL1 XTAL2 RST,8051,31,19,18,9,石英震盪器 12MHz,vcc,top1mail.hyivs.tnc.edu.tw,Reset 接線圖,TOP / 930203,top1mail.hyivs.tnc.edu.tw,資料來源：林純民、林世昌編著，微電腦控制8051/8052專題實習,記憶體分布圖,TOP / 930203,top1mail.hyivs.tnc.edu.tw,資料來源：林純民、林世昌編著，微電腦控制8051/8052專題實習,內部記憶體及定址方式,
11、TOP / 930203,top1mail.hyivs.tnc.edu.tw,資料來源：林純民、林世昌編著，微電腦控制8051/8052專題實習,內部資料記憶體結構,TOP / 930203,top1mail.hyivs.tnc.edu.tw,資料來源：林純民、林世昌編著，微電腦控制8051/8052專題實習,程式狀態字組(PSW) Program State Word,TOP / 930203,top1mail.hyivs.tnc.edu.tw,資料來源：林純民、林世昌編著，微電腦控制8051/8052專題實習,輸出入 PORT (P0P3) 特性,TOP / 930203,P0.0P0.7
12、(埠0)：1.為開洩極(Open Drain)雙向I/O埠。在做為外部擴充記憶 體時，可低八位元位址線(A0A7 address line)與資料匯 流排 (data bus)雙重功能 2.做為一般I/O埠時必須加上外部提升電路,P1.0P1.7(埠1)：為具有內部提升電路的雙向I/O埠。,P2.0P2.7(埠2)：1.為具有內部提升電路的雙向I/O埠。 2.做為外部擴充記憶體時，可為高八位元位址線 (A8A15 address line)。,P3.0P3.7(埠3)：1.為具有內部提升電路的雙向I/O埠。 2.每支接腳都具有另一特殊功能,top1mail.hyivs.tnc.edu.tw,外
13、部提升電阻,TOP / 930203,top1mail.hyivs.tnc.edu.tw,資料來源：林純民、林世昌編著，微電腦控制8051/8052專題實習,特殊功能接腳,TOP / 930203,top1mail.hyivs.tnc.edu.tw,資料來源：林純民、林世昌編著，微電腦控制8051/8052專題實習,匯流排,TOP / 930203,top1mail.hyivs.tnc.edu.tw,匯流排說明,地址匯流排 ： 傳遞地址信號用，單方向由 CPU 到 MEMORY 及 I / O,資料匯流排 ： 傳遞資料信號用，通常為雙向並具三態結構， 位於 CPU 與 MEMORY 間及 CP
14、U 與 I / O 間,控制匯流排 ： 如讀、寫、中斷控制信號，與其他作 CPU 、元件控制的信號線,TOP / 930203,top1mail.hyivs.tnc.edu.tw,中斷位址,TOP / 930203,top1mail.hyivs.tnc.edu.tw,資料來源：林純民、林世昌編著，微電腦控制8051/8052專題實習,29 31 接腳功能,ALE： 位址鎖住致能(Address Latch Enable)，在每個機械週期都會 出 現，做為外部電路的時脈源。 ：程式激發致能(Program Strobe Enable)，可輸入外部程式記憶 體的讀取信號。 ：外部存取致能(External Access Enable)，當EA接腳為“L0”時， 則讀取外部程式記憶體執行。,TOP / 930203,top1mail.hyivs.tnc.edu.tw,
