《单晶片微处理机简介》由会员分享，可在线阅读，更多相关《单晶片微处理机简介（46页珍藏版）》请在金锄头文库上搜索。
1、ISU EE,1,單晶片微處理機簡介,單晶片微處理器之應用與功能需求 單晶片微處理機之功能模組 周邊模組之控制方法 單晶片系統之設計與發展,ISU EE,2,簡介,單晶片微處理器主要義涵整個微處理機系統搭配簡單周邊模組與輸出入介面以單晶片型態完成， 單晶片微處理器中包含系統運作所需之周邊模組與模組驅動程式、系統程式與應用程式。 國內外有許多晶片公司，分別針對不同應用，設計有許多種單晶片微處理機系列，如：8051、PIC、ARM、等等 。,ISU EE,3,單晶片微處理器之應用與功能需求,目前各類之電子與家電產品，皆可看到單晶片微處理機之蹤跡。如：電子表、微電腦控制洗衣機、防盜器、溫度控制器、電
2、子耳溫槍、.等等。 舉凡對現實環境之量測、監控與互動裝置皆可看到單晶片系統之蹤影。,ISU EE,4,環境、單晶與數位系統互動示意圖,環境參數 量測與轉換,數位訊號轉換為環境參數、訊號、驅動訊號、等,類比連續 物理量,量化離散 數位訊號,其他數位系統,資訊串列,現實環境,資訊處理，如：計 算、儲存、分析等。 時間管理，如：計時、定時、量測等。 資料通訊,ISU EE,5,單晶片微處理機之功能模組,單晶片微處理機常見之功能模組有： CPU 核心、監督單元 RAM與EEPROM/Flash ROM 計時/計數器 基本I/O埠、串列傳輸 ADC/DAC、PWM、audio、RF.等等,ISU EE,
3、6,單晶片微處理機之架構,ISU EE,7,中央處理單元（CPU）核心,CPU核心由暫存器、算數與邏輯運算單元與控制單元、指令解碼器與指令集所組成。根據指令集之設計技術，可分為複雜指令集 (CISC)與精簡指令集(RISC) 核心。 複雜指令集 ：指令數目多(數百個)、多位元組指令、指令週期長、指令功能強、運算元定址模模式多。 精簡指令集：指令數目少(數十，一般約50個指令左右)、以單字元組指令為主(一個指令只需一字元，適合使用管線化 pipeline 加速技術)、指令週期短，但指令功能較弱、運算元定址模模式少。,ISU EE,8,RAM與EEPROM/Flash ROM,隨機存取記憶體(RA
4、M)供CPU核心儲存各類資料。 可讀寫式唯讀記憶體(EEPROM/Flash ROM)供存放程式或永久性資料，一般可透過線上寫入之動作做修改。 由於單晶系統之指令位元數有限，記憶體系統可能採用分頁技巧或暫存器定址模式，以便節省運算元之定址位元。,ISU EE,9,監督單元(monitor unit),對系統穩定性與多元應用之需求，單晶片微處理器皆設計監督單元，負責執行監督與管理系統， 系統重置(Reset) 電源啟動(Power up) 電源耗弱(Brown out) 睡眠模式(Sleep mode) 看門狗(Watchdogs) 中斷控制器(Interrupt control),ISU EE
5、,10,系統重置(Reset),可分成熱機重置(hot reset)與冷機重置(cold reset)。 冷機重置(cold reset)指的是電源剛啟動之重置動作，此時單晶系統內之記憶體與暫存器皆處於未使用狀態，其內容為隨機之數值(不可預測) 熱機重置(hot reset)指的是正常使用中，因各種異常訊號或使用者設定，產生系統重置情況，此時單晶片系統內之記憶體與暫存器皆已設定資料。,ISU EE,11,啟動電源管理概念,Power on reset 電路,ISU EE,12,各種常見電源不穩定現象,瞬間脈衝,接地雜訊,電源故障,電源耗盡,ISU EE,13,電源brown out現象偵測,偵
6、測到, VTbor,偵測不到,Vbor,Tbor,ISU EE,14,睡眠模式(Sleep mode)與 看門狗計時器(Watchdogs timer),睡眠模式：單晶系統設計睡眠模式或省電模式。如此，便可在非使用時期停止系統運作或降低運作之功率，達成節能與延長操作時間的目的。因此，設計有睡眠模式之控制，包含設定與喚醒之機制。 看門狗計時器(Watchdogs timer) ：為預防長時間當機之事件發生，單晶片微處理機提供看門狗計時器(Watchdogs timer)，定時檢視系統是否正常，或將系統由睡眠模式喚醒。,ISU EE,15,中斷控制器(Interrupt control),中斷控制
7、器管理功能包括中斷向量、中斷致能與遮罩、中斷優先權、中斷旗標等。 中斷向量：發生中斷時，CPU需執行之中斷服務程式所在之位址。單晶片微處理機一般使用固定向量模式。 中斷致能與遮罩：各周邊模組之中斷功能可透過中斷控制器加以致能(使周邊產生中斷)、遮罩(使周邊無法產生中斷)。 中斷優先權：當有不同周邊產生中斷訊號時，依中斷優先權執行對應之中斷服務程式。優先權高之中斷將優先執行，優先權高之中斷訊號，可中斷優先權低之服務程式。 中斷旗標：當有周邊產生中斷訊號時，同時會設定周邊模組之中斷旗標，供CPU辨識中斷來源。,ISU EE,16,時脈產生器(Timing generate),數位系統運作需要有一基
8、本之系統時脈。並以此為基礎訊號，乘除某些數值，以便得到各周邊模組所需之工作時脈。 單晶系統中常以簡單之振盪晶體或RC振盪電路產生基本時脈訊號。 若要產生更高之系統時脈，可應用鎖相迴路(phase lock loop, PLL)時脈合成器 若要產生較低之時脈，可經由計數器除頻產生系統時脈 。,ISU EE,17,RC振盪電路,ISU EE,18,除頻電路之基本方塊圖,ISU EE,19,相鎖迴路時脈合成器方塊圖,ISU EE,20,計時/計數器,計時/數模組為單晶片系統之重要模組。 輸入訊號透過預除器(Prescaler)，使時脈速率降低與獲得較穩定訊號。 計數後之輸出，通過後除器(Postes
9、caler)，可將計數結果分群輸出或降低模組計數輸出速率。 妥善應用計時器模組所輸出之計數數值，可設計各種周邊應用模組。 捕抓(capture)模組 比較(compare)模組 脈波寬調變(pulse width modulation)模組。,ISU EE,21,計時(計數)器模組架構,ISU EE,22,馬錶訊號&超聲波測距訊號 -捕抓(capture)模組應用,ISU EE,23,捕抓(capture)模組之基本架構圖,ISU EE,24,比較(compare)模組之基本架構圖,ISU EE,25,PWM訊號與基本應用概念,ISU EE,26,基本I/O埠,單晶系統之基本輸出入模組，可設定
10、規劃各模組位元之輸出入方向(輸入、輸出或雙向)。 輸出埠之設計模式 有開集(汲)級輸出、三態輸出、圖騰柱輸出，以及是否資料緩衝(buffer)。 推動能力從數mA至數十mA，一般推動能力之流入電流(汲入sink)與流出電流(源出source)驅動力不同。 輸入埠之設計模式 有弱提升電阻(pullup resistance )輸入模式、史密特觸發模式、資料閂鎖(latch)模式等。 在省電模式底下，使用者需依照資料手冊與系統設計將所有輸出入埠設定至省電狀態。,ISU EE,27,同步傳輸&非同步傳輸,ISU EE,28,ADC與DAC,ADC:類比數位轉換過程，若希望轉換完成之數位資訊保持所有原
11、類比訊號之特徵。需依取樣定理(sampling theorem)取樣。 DAC:將數位資訊轉換為類比訊號之轉換過程 。 取樣定理: 取樣時間 為類比訊號之最高頻率,ISU EE,29,類比訊號轉換數位資訊之轉變過程,ISU EE,30,類比轉數位(ADC)基本架構圖,ISU EE,31,數位資訊轉換為類比訊號轉變過程,ISU EE,32,數位轉類比(DAC)基本架構圖,ISU EE,33,周邊模組之控制方法,一般可分為兩類：1、直接控制模式，2、互動控制模式。 直接控制模式：設定後周邊模組自行運作不需額外控制，如：基本之數位輸出/輸入埠、或PMM模組。 互動控制模式：CPU與周邊模組需透過一來
12、一往之交握(handshake)程序、或答詢過程，才能完成正確之控制。一般依互動處理方式，分諮詢控制式與中斷控制式。,ISU EE,34,周邊模組直接控制模式,設定流程,處理流程,ISU EE,35,周邊模組諮詢控制模式,ISU EE,36,周邊模組中斷控制模式,ISU EE,37,中斷服務程式之設計規則,使用中斷控制功能必須將中斷服務程式，設定至對應之中斷向量。 中斷服務程式必需執行下列步驟： 遮罩低階或全部中斷，避免中斷期間再中斷。 檢查中斷旗標，確定中斷源是那一周邊所產生。 暫存器保存與還原。 迅速處理中斷資料。 清除中斷旗，使下次中斷訊號可繼續產生。 中斷服務程式必需以最短之時間結束，
13、避免影響系統正常運作。 中斷服務程式之資料區，避免因中斷過程影響資料之完整性。,ISU EE,38,中斷服務程式流程圖,ISU EE,39,單晶片系統之設計與發展,系統設計開發過程包括有 規格設定分析、 系統架構設計、 軟應體功能劃分、 功能模擬與驗證、 功能與系統測試、 系統修改,ISU EE,40,單晶片之整合發展環境(integrate development environment, IDE),系統設計開發過程繁瑣，整合發展環境將所有功能整合在單一軟體界面，包括有： 專案管理、 文件編輯與編譯、 執行(模擬、執行、下載執行)、 偵錯功能、 記憶體檢視、 反組譯功能、 及其他檢查與控制功
14、能,ISU EE,41,單晶片微處理器學習流程,瞭解基本之單晶架構與周邊模組關係及各模組之用途。 進一步瞭解模組之應用與模組設計之技巧。 熟練基本之軟體程式技巧，透過對基本程式流程與資料處理技巧，可以以各種語言撰寫程式(因為單晶片講究效率，一般使用非標準化之組合語言，每一種系列CPU有自己之語言，可經由CPU之data sheet快速學習指令集)。 熟悉發展流程與發展之工具環境與應用技巧。,ISU EE,42,學習重點,專案管理 程式之撰寫與偵錯 模組化之發展與偵錯 模擬仿真偵錯技巧 軟硬體與系統整合偵錯技巧,ISU EE,43,模組化之發展與偵錯,基本技巧為使用模擬激勵與資料，並透過虛擬架構
15、(Dummy program)呼叫。 單步執行(step)、中斷點(breakpoint)等設定程式觀察點，分析程式執行流程與結果，並判斷與預期是否相符。 以中斷模式控制之模組，由於中斷程式會與偵錯技巧中，單步執行(step)、中斷點(breakpoint)等偵錯用中斷模式互相影響。,ISU EE,44,模擬仿真偵錯技巧,當硬體尚未正確完成時，一般可透過發展環境之模擬(simulation)或仿真(emulation)功能進行軟硬體之偵錯，可透過軟、硬體之中斷點(breakpoint)、流程追蹤(trace)、同步觸發等偵錯技巧發現程式間潛藏之錯誤(BUG)。 模擬(simulation)，為
16、整合發展環境(IDE)提供，以軟體模擬該單晶片微處理器之核心與周邊模組功能。 仿真(emulation)：線上仿真器(in circuit emulation, ICE)提供單晶片微處理器之核心與周邊模組之硬體模擬，並可與外部之硬體電路連接，如此可輕易進行軟、硬體之交互偵測。,ISU EE,45,結論,單晶片系統是各種系統整合應用之核心，也是系統晶片(SOC)設計之重點。由於應用與晶片種類之多樣化。因此，學習時應以各種周邊模組之設計、應用與控制概念為主，配合相關晶片之實作演練，並於相關之課程多方瞭解，如此必能收到事半功倍之效果。 由於坊間有許多單晶片微處理機之學習資料，可挑選容易實作演練之晶片系列學習。也可配合，晶片公司舉辦之設計比賽，透過比賽學習該公司所開發設計之晶片系列。,ISU EE,46,習題,CPU指令集之設計技術，可分為複雜指令集 (CISC)與精簡指令集(RISC) 核心，請說明比較。 列出監督單元常見之監督功能。 畫出基本之計時/計數器模組之方塊圖。 分別說明捕捉、比較、脈波寬調
