《arm9体系结构，arm9内部资源，arm9内部结构教程》由会员分享，可在线阅读，更多相关《arm9体系结构，arm9内部资源，arm9内部结构教程（108页珍藏版）》请在金锄头文库上搜索。
1、第2章 ARM体系结构,硅谷芯微 技术贡献 网址：www.threeway.cc,本章中，将着眼于ARM9内核、处理器状态与模式、内部寄存器、程序状态寄存器、异常、中断及其向量表和存储系统的学习，这是成为一个应用工程师必备的基础。 本章中程序范例除非特别声明，否则处理器均处于ARM状态，执行字方式的ARM指令。,第2章 目录,1. ARM9TDMI 2. ARM的模块、内核和功能框图 3. ARM处理器状态 4. ARM处理器模式 5.ARM内部寄存器 6.当前程序状态寄存器 7. ARM体系的异常、中断及向量表 8. ARM体系的存储系统 9. 课后练习,2.1 ARM9TDMI,ARM9T
2、DMI是基于ARM体系结构v4版本的高端ARM核（注意：核并非芯片，ARM核与其他部件（如RAM、ROM、片内外设）组合在一起才构成现实的芯片）。ARM9TDMI是从ARM7核发展而来的。ARM9TDMI后缀的涵义如下： T：支持高密度Thumb指令集扩展； D：支持片上调试； M：支持64位乘法指令； I：带Embedded ICE硬件仿真功能模块。 ARM9TDMI-S是ARM9TDMI的可综合（synthesizable）版本（软核），对应用工程师来说，除非芯片生产厂商对ARM9TDMI-S进行了裁剪，否则在逻辑上ARM9TDMI-S与ARM9IDMI没有太大区别，其编程模型与ARM7T
3、DMI一致。,2.1.1 存储器的字与半字（1）,ARM处理器使用了冯诺依曼（von Neumann）结构，提供单一的主存接口。比如ARM7处理器就是标准的冯诺依曼（von Neumann）结构。而ARM9处理器的CPU/MMU/CACHE系统是指令和数据分开的,不过通常也还是提供单一的主存接口，因此ARM9处理器也可以看成是哈佛（Harvard）结构。从大的方面讲，无论哪种ARM处理器结构，都可以看成是是冯诺依曼（von Neumann）结构，指令和数据共用一条32位总线，因此只有装载、存储和交换指令可以对存储器中的数据进行访问。 ARM处理器直接支持8位字节、16位半字或者32位字的数据类
4、型。其中，以能被4整除的地址开始连续的4个字节构成1个字，字的数据类型为4个连续的字节。从偶数地址开始连续的2个字节构成一个半字，半字的数据类型为2个连续的字节。ARM指令的长度刚好是1个字，Thumb指令的长度刚好是一个半字。,2.1.1 存储器的字与半字（2）,如果一个数据是以字方式存储的，那么它就是字对齐的，否则就是非字对齐的。如果一个数据是以半字方式存储的，那么它就是半字对齐的，否则就是非半字对齐的，半字与字对齐的实际情况见表2.1。 表2.1 半字与字对齐,2.1.1 存储器的字与半字（3）,注意：ARM处理器直接支持对齐的半字或字数据的存取，也就是可以使用一条相应的指令来实现对应操
5、作（详见第三章）。如果访问非对齐的半字或字数据，将需要多条指令组合才能实现对应的操作，这对程序的执行效率影响较大。因此，在C语言编程中，定义的多字节变量或结构体，最好使其为对齐存放。,2.1.2 5级流水线 （1）,ARM处理器使用流水线来增加处理指令流的速度，这样可使几个操作同时进行，并使处理和存储器之间的操作更加流畅、连续，能提供1.1MIPS/MHz的指令执行速度。 相比ARM7（3级流水线），ARM9增加了2个功能部件分别访问存储器并写回结果，且将读寄存器的操作转移到译码部件上，使流水线各部件在功能上更平衡。 5级流水线如图2.1所示（其中PC为程序计数器），流水线使用5个阶段，因此指
6、令分为5个阶段执行。 取指：从存储器装载一条指令； 译码：识别将要被执行的指令； 执行：处理指令，产生ALU运算结果或产生存储器地址（对于存储器访问指令来讲）； 访存：访问数据存储器； 回写：将执行结果写回寄存器。,2.1.2 5级流水线 （2）,图2.1 ARM9的5级指令流水线,2.1.2 5级流水线 （3）,在传统的80C51单片机中，处理器只有完成一条指令的读取和执行后，才会开始下一条指令的处理所以PC总是指向正在“执行”的指令。而ARM9处理器采用5级流水线，具有5个工位，将指令的处理分为5个阶段，分别是取指、译码、执行、访存和回写。因此ARM“正在执行”第3条指令的同时对第4条指令
7、进行译码，将第5条指令从存储器中取出，对第2条指令完成访存操作，对第1条指令完成回写操作。那么一条ARM9流水线只有在取第6条指令的时，第一条指令才算完成执行。也就是说，在流水线中同时存在5条指令，它们分别处于不同的处理阶段。 下面用图2.2来进一步阐述5级流水线的处理机制，这样更加形象和具体。该图反映了处理器处于第三个周期时的PC指向。在执行“指令1”的同时对“指令2”进行译码，并将“指令3”从存储器中取出。也就是说当“指令1”,2.1.2 5级流水线 （4）,完成执行时，才开始对“指令4”的取指处理。由此可见，与PC有关的阶段只有取指、译码和执行，即执行PC-8处的指令的同时，对PC-4处
8、的指令进行译码操作，对PC处的指令进行取指操作。而访存与回写则与PC无关。 图2.2 ARM9的5级最佳流水线指令执行顺序,2.1.2 5级流水线 （5）,无论处理器处于何种状态，程序计数器R15（即PC）总是指向“正在取指”的指令，而不是指向“正在执行”的指令或正在“译码”的指令。一般来说，人们习惯性约定将“正在执行的指令作为参考点”，称之为当前第1条指令。因此，PC总是指向第3条指令，或者说PC总是指向当前正在执行的指令地址再加2条指令的地址。 当处理器处于ARM状态时，每条指令长为4字节，所以PC的值为正在执行的指令地址加8字节，即： 当处理器处于Thumb状态时，每条指令长为2字节，所
9、以PC的值为正在执行的指令地址加4字节，即：,2.1.2 5级流水线 （6）,下面通过示例程序来进一步了解实际读取PC时要注意的问题，如程序清单2.1所示： 程序清单2.1 PC的读取 假设地址0x4000上的ADD指令是处理器“正在执行”的第1条指令，该指令的功能是把PC+4的值放到PC寄存器里（通常用于程序跳转）。由于PC总是指向第三条指令，即0x4008就是“正在取指”的指令的地址，从而可以得出地址：PC+4 = 0x4008+4 = 0x400C，于是将地址值0x400C写入PC寄存器，千万不要误认为是写入地址值0x4004。,2.1.2 5级流水线 （7）,注意：从上面的描述可以发现
10、只有流水线被指令填满时才能发挥最大效能，即每时钟周期完成一条指令的执行（仅指单周期指令）。如果程序发生跳转，流水线会被清空，这将需要几个时钟才能使流水线再次填满。因此，尽量少地使用跳转指令可以提高程序执行效率，解决方案就是尽量使用指令的“条件执行功能”，详见第三章。,2.2 ARM的模块、内核和功能框图,ARM的模块框图见图2.3，功能框图见图2.4，内核框图见图2.5。 ARM模块包含了CPU协处理器接口信号、读与写数据总线（WDATA和RDATA）、Embedded ICE硬件仿真功能模块和片上调试系统等必备的功能。数据总线上没有双向路径，图2.3对这些作了简化。 如图2.4所示，ARM微
11、处理器与传统的8位单片机相比，在很多地方都有相似之处。例如，同样也包含了时钟、存储器接口、存储器管理接口、总线控制、仲裁等基本功能模块；所不同的是增加了功能更加强大的协处理器接口、调试接口、同步的Embedded ICE-RT扫描调试访问接口等。,图2.3 ARM模块框图,图2.4 ARM功能框图,图2.5 ARM内核框图,2.3 ARM处理器状态,嵌入式系统在某些应用场合对存储成本或空间要求比较苛刻，为了让用户更好地控制代码量，于是设计了2套指令系统，分别为ARM指令集和Thumb指令集。其中ARM指令集为32位（字）长度，具有最完整的功能；Thumb指令集为16位（半字）长度，能实现ARM
12、指令集的大部分功能。在功能上可以认为Thumb是ARM指令集的子集（见图2.6）， 图2.6 两种指令集的关系,但其却具有极高的代码密度（平均缩减30%的代码量）。既然ARM处理器共存2种指令集，那么到底何时执行ARM指令集，何时执行Thumb指令集呢？ARM处理器有2个处理器状态与这2套指令集分别对应。 以“当前程序状态寄存器CPSR”中的控制位T反映处理器正在操作的状态，即哪种指令集正在执行。当T=0时，处理器处于ARM状态，执行ARM指令；当T=1时，处理器处于Thumb状态，执行Thumb指令。由此可见，ARM处理器的2种操作状态分别为： ARM状态：32位，处理器执行字方式的ARM指
13、令，处理器在系统上电时默认为ARM状态； Thumb状态：16位，处理器执行半字方式的Thumb指令。 注意：ARM和Thumb状态间的切换并不影响处理器模式或寄存器内容。,只有当处理器处于ARM状态时，ARM指令集才有效，反之只能使用Thumb指令集。当处理器处于Thumb状态，处理器“只能”执行16位的Thumb指令；也就是说，无论处理器处于何种状态，ARM指令集与Thumb指令集不能同时混合使用。 从一个ARM例程调用另一个Thumb例程时，内核必须切换状态，反之亦然。下面使用BX分支指令将ARM内核的操作状态在ARM和Thumb之间进行切换，见程序清单2.2。,程序清单2.2 状态的切
14、换,注意：BX指令是在程序跳转的同时进行状态切换。前面提到，在程序发生跳转时流水线会被清空，所以使用BX指令进行状态切换后，流水线中按原来处理器状态进行取指和译码的指令（与当前处理器状态不符的指令）会被清除，也就不会引起处理器的错误。在第三章会介绍一条可以直接修改CPSR/SPSR寄存器的“MSR写状态寄存器指令”，通过它来修改T位可以实现状态切换；但是，因为它不会清空流水线，所以这种方法是不安全的。因此强烈推荐使用BX指令进行安全的状态切换。,2.4 ARM处理器模式,ARM处理器共支持7种处理器模式，并以当前程序状态寄存器CPSR中的控制位M4：0反映处理器正在操作的模式，如表2.2所列。
15、除了用户（user,usr）模式之外的其他6种处理器模式称之为特权（privileged）模式，它们分别是系统（system,sys）模式和异常模式。其中，管理（supervisor,svc）模式、中止（abort,abt）模式、未定义（undefined,und）模式、中断（interrupt request,irq）模式及快速中断（fast interrupt request,irq）模式都是异常模式。 只有在特权模式下才允许对当前程序状态寄存器（CPSR）的所有控制位直接进行读/写访问，而在非特权模式下只允许对CPSR的控制位进行间接访问（SWI方式）。,表2.2 ARM处理器模式,2.
16、4.1异常模式 （1）,管理模式、中止模式、未定义模式、中断模式和快速中断模式这5种处理器模式统称之为异常模式。通过程序修改CPSR可以进入异常，程序清单2.3就是从系统模式切换到管理模式的示例。除此之外，也可以在内核对异常或者中断响应时由硬件切换到异常模式。 程序清单2.3 从系统模式切换到管理模式 注意：当一个异常发生时，处理器总是切换到ARM状态而非Thumb状态。,2.4.1异常模式 （2）,每一种异常与处理器的一种模式相对应，一旦应用程序发生特定的异常中断时，处理器便进入相应的异常模式，处理器内核立即跳转到向量表中的某个入口地址，执行相应的处理程序。与此同时，在每一种异常模式中都有对应的寄存器，供相应的异常处理程序使用，从而可以保证处理器在进入异常模式时，用户模式下的寄存器不被破坏。 究竟何时进入异常模式，具体规定如下： 处理器复位之后进入管理模式，操作系统内核通常处于管理模式； 当处理器访问存储器失败时，进入数据访问中止模式
