《计算机组成原理i总复习》由会员分享，可在线阅读，更多相关《计算机组成原理i总复习（37页珍藏版）》请在金锄头文库上搜索。
1、计算机组成原理计算机组成原理I I 总复习总复习第一章第一章 计算机系统概论计算机系统概论计算机硬件系统的五大组成部分五大组成部分冯 诺依曼计算机的特点 存储程序存储程序，二进制运算二进制运算计算机硬件的主要技术指标 基本字长基本字长，主存容量主存容量，运算速度运算速度计算机更新换代的标志：计算机所采用的 逻辑元件逻辑元件Computer Engineering Dr. Lin第二章第二章 运算方法与运算器运算方法与运算器定点数的表示方法和表数范围浮点数的表示方法和表数范围浮点数的表示方法和表数范围编码定点补码四则运算及溢出的判断定点补码四则运算及溢出的判断移位运算移位运算浮点浮点四则运算运算
2、算术逻辑单元及进位链奇偶校验奇偶校验，海明校验码Computer Engineering Dr. Lin7尾符尾符 阶符阶符阶码阶码小数点小数点尾数尾数M0E0E1EnM2MmM1E0E1EnM2 MmM0M1阶符阶符阶码阶码 尾符尾符 小数点小数点尾数尾数尾数用定点纯小数原码或补码表示，尾数用定点纯小数原码或补码表示，阶码用定点纯整数补码或移码表示。阶码用定点纯整数补码或移码表示。浮点数的格式浮点数的格式Computer Engineering Dr. Lin原码表示的规格化的尾数原码表示的规格化的尾数S的最高数值位一定为的最高数值位一定为1. 当尾数用补码表示时当尾数用补码表示时, 规格化
3、尾数的特征是尾数最高数规格化尾数的特征是尾数最高数 值位与符号位相反值位与符号位相反.由于由于-1/2补补1.100，为了便于机器判别，规定不将，为了便于机器判别，规定不将- 0.5列入规格化数。列入规格化数。是否规格化的判定：对于负数，补码表示的规格化尾数应满足对于负数，补码表示的规格化尾数应满足-0.5S-1。规格化浮点数的表示范围小于非规格化浮点数的表示范围。规格化浮点数的表示范围小于非规格化浮点数的表示范围。Computer Engineering Dr. Lin9设浮点数阶码的数值位m位补码，尾数数值位n位原码，写出该浮点数能 表示的：最大正数，绝对值最大负数，最小正数，绝对值最小负
4、数。最大正数绝对值最大负数最小正数绝对值最小负数规格化122)21 (mn122)21 (mnm2122m2122非规格化122)21 (mn122)21 (mnmn222mn222浮点数表示范围浮点数表示范围Computer Engineering Dr. Lin10定点补码加减法运算定点补码加减法运算补码加法运算的基本公式：补码加法运算的基本公式：X+Y补补X补补+Y补补补码减法的基本公式：补码减法的基本公式：XY补补=X补补+Y补补已知已知Y补补，求，求Y补补，不论，不论Y的真值是正还是负，只要将的真值是正还是负，只要将 Y补补连同符号位一起逐位变反，然后在最低位加连同符号位一起逐位变反
5、，然后在最低位加1即可。这种即可。这种 方法称为对方法称为对Y补补求补，或将求补，或将Y补补变补。变补。 参加运算的数用补码表示，符号位参加运算。参加运算的数用补码表示，符号位参加运算。 加法，两数补码直接相加。加法，两数补码直接相加。 减法减法 ，将减数变补后，与被减数相加。，将减数变补后，与被减数相加。Computer Engineering Dr. Lin两同号数相加，结果的符号与参加运算的操作数符号相反， 就表明有溢出溢出。最高数位和符号位一个产生进位另一个不产生，发生溢出。11判断溢出的方法：判断溢出的方法：1. 根据单符号位的判断方法根据单符号位的判断方法2. 利用进位值的判断方法
6、利用进位值的判断方法3. 采用变形补码的判断方法采用变形补码的判断方法变形补码有两个符号位两个符号位，“00”代表正号，“11”代表负号。变形补码的两个符号位同时参加运算同时参加运算。若运算结果两个符号位不同，表明发生了溢出两个符号位不同，表明发生了溢出。Computer Engineering Dr. Lin12移码加减法运算移码加减法运算X移Y移两个移码相加应采用 XY移X移Y补为了便于判断溢出，应该取双符号位。为了便于判断溢出，应该取双符号位。移码的双符号位的最高位（第一符号位）必须为移码的双符号位的最高位（第一符号位）必须为0，如果运算结果的符号位为如果运算结果的符号位为11或或10（
7、第一符号位为第一符号位为1）,表明溢出表明溢出。10表示正溢出，表示正溢出，11表示负溢出。表示负溢出。即即00表示负数，表示负数，01表示正数。表示正数。2nXY移(2nX)(2nY)两个移码相减应采用 XY移X移-Y补Computer Engineering Dr. Lin浮点加减运算（双符号位运算）浮点加减运算（双符号位运算）Computer Engineering Dr. Lin1) 阶码对齐阶码对齐（对大阶）：对齐小数点。 求阶码差j，j0时，小阶码的尾数右移j位：阶码 +j，2) 尾数相加减尾数相加减：两尾数进行加/减运算。3) 尾数规格化尾数规格化：（即不是00.1或11.0的形
8、式） 尾数双符号位尾数双符号位 01 或或 10：尾数溢出。：尾数溢出。 右规：尾数（带符号）右移右规：尾数（带符号）右移1位，前补符号位。阶码位，前补符号位。阶码+1。 尾数双符号位 00 或 11：尾数不溢出。 但如符号位和最高数值位相同如符号位和最高数值位相同: 00 0 或或 11 1 左规：尾数数值部分左移直到最高数值位与符号位不同为止。 同时阶码减去左移位数。4) 尾数舍入尾数舍入（处理多余位）移掉尾数低位上的数值（会使数值的精度受到影响）， 常用“0”舍“1”入法。5) 阶码判溢出阶码判溢出若阶码为补码： 符号位00或11，不溢出。 符号位10 为下溢，置运算结果为零， 符号位0
9、1 为上溢，置溢出标志。Computer Engineering Dr. Lin第三、四、五章第三、四、五章 存储系统存储系统主存储器的结构、存储操作、工作原理主存容量的扩展主存容量的扩展存储系统的层次结构Cache辅助存储器的工作原理和访问方式磁盘存储器磁盘存储器的地址结构和计算Computer Engineering Dr. Lin（磁盘、磁带、光盘）（磁盘、磁带、光盘）高速缓冲存储器（高速缓冲存储器（Cache）存存 储储 器器主存储器主存储器辅助存储器辅助存储器RAMROMSRAM 静态静态DRAM 动态动态MROM（掩膜（掩膜ROM）PROM（一次可编程（一次可编程ROM）EPROM
10、（可擦除可编程（可擦除可编程ROM）VERPROM（紫外线擦除）（紫外线擦除）EEPROM（电擦除）（电擦除）FLASH Memory 闪速存储器闪速存储器Computer Engineering Dr. Lin存储器分类存储器分类解决主存容量主存容量不足：用存储层次的方法把高速度小容量的主存和低速度大容 量的辅存统一成一个整体，形成的存储层次（主存主存-辅存层次辅存层次 ）能够具有辅存的容量，接近于主存的等效速度和辅存的每 位成本。解决主存与主存与CPU速度差距速度差距的方法： 在CPU中设置通用寄存器多模块交叉存储器 存储层次的方法存储层次的方法是在CPU和主存之间设置高速缓冲存储 器，构
11、成Cache-主存层次主存层次。Cache-主存层次的效果，从CPU 看，有了一个接近于CPU速度的高速的主存储器，但每位价 格却是接近于慢速的主存的。Computer Engineering Dr. Lin18存储器的扩容存储器的扩容用L字K位的存储器芯片构成MN的存储器，需要（M/L）*（N/K）个存储器芯片。位位扩展方式：将各片的地址线、读写线、片选线并联，数据线分别引出。字字扩展方式：各片低位地址线、读写线、数据线并联，高位地址线经译码器作片选信号。字、位字、位同时扩展方式首先是位扩展，后是字扩展。Computer Engineering Dr. Lin19与CPU连接注意： CPU的
12、地址总线和数据总线的线数。 ROM的输出允许信号。OE 如果CPU有等控制线，在产生片选信号时必须要用到 。MREQ 要连接CPU的全部地址线和数据线。 存储系统既有RAM又有ROM。Computer Engineering Dr. Lin三种地址映射方式比较直接映射 主存中的一块只能映射到Cache中唯一的一个位置全相连映射 主存中的一块可以映射到Cache中任何一个位置N路组相连映射 主存中的一块可以选择映射到Cache中N个位置20Computer Engineering Dr. Lin21主存的任一块j只能映象到 Cache的组i。块j可映射到 组i中任一行。组相联映射组相联映射组间是
13、直接映象，组内各行 间是全相联映象。k路组相联：设Cache有m 行，Cache分成v组，每组k 行。m=vk0主存1 26 7 8 4 53Cache0Tag1Set 001Set 101Set 201Set 3 主存分成与Cache行同样大 小的 2S块，2S块在U组中， 每组v块。 Cache的组号i = 主存块号j（Mod v）Computer Engineering Dr. Lin主存容量16MB，Cache容量64KB，每行4个字节，2路组相联。 Cache 行数= 16K行，K = 2， v = 8K=2d主存地址（S+w位）选中1组选中行内1个字主存组号Tag组内块地址字地址9
14、位13位2位Cache组地址字地址Cache地址（d+w位）CPU访存时，用主存地址中间的d=13位作为Cache组地址， 选中1组Cache。把该组的2行的Tag同时与主存地址中的高9位Tag 比较。若某行的Tag与主存地址中的Tag相符合，则命中，用主存地 址最低2位作为字地址从该行中取出1个字节数据。若不命中，则用22位地址S从主存中取出1个块（4字节）数据 至Cache。Computer Engineering Dr. Lin2. 如果在Cache中，称为命中Hit，则访问Cache。如果不在Cache中，称为不命中Miss（块失效），则访问 主存。同时，将包含该字的一行装入Cache
15、。若Cache已满，则按照某种替换策略把该行替换进Cache。 CPU与Cache之间的数据交换以“字”为单位。主存与 Cache之间的数据传输以数据“块”为单位。要求 总线和主存支持多字（块）同时传输。一块由若干个字组 成，块是定长的。1. 主存-Cache地址映射变换机构将CPU发出的主存地址变换成 Cache地址，判定该字所在行是否在Cache中。高速缓存高速缓存CacheCacheComputer Engineering Dr. Lin24命中率命中率存储层次的命中率H 定义为由CPU产生的逻辑地址能在M1访 问到（命中Hit）的概率。H = 命中次数 / 访存总次数。若逻辑地址流中能在M1访问到的次数为R1，不能在M1访问 到（数据在M2中还未调到M1）的次数为R2，则命中率为：211 RRRH访问存储层次的平均访问时间 TA=H TA1+（1H） TA2Computer Engineering Dr. Lin硬磁盘存储容量硬磁盘存储容量能存储能存储的二进制信息总量二进制信息总量。用用Byte和bit表示表示。磁盘存储器的容量分格式化容量和非格式化容量。非格式化容量非格式化容量是磁记录表面可以利用的磁化单元总数。格式化容量格
