《第三章 结型场效应晶体管》由会员分享，可在线阅读，更多相关《第三章 结型场效应晶体管（26页珍藏版）》请在金锄头文库上搜索。
1、1第四章 单极型器件单极型器件是指基本上只有一种类型的载流子参与导电过程的半导体器件。我们主要讨论五种类型的单极型器件， （1）金属半导体接触；（2）结型场效应晶体管（JFET ） ；（3）金属半导体场效应晶体管（肖特基栅场效应晶体管 MESFET） ；（4）金属氧化物半导体二极管；（5）金属氧化物半导体场效应晶体管（MOSFET） 。金半接触：在电学性能上类似于单边突变结，但能作为具有高速响应特性的多数载流子工作器件来用。重掺杂半导体上的金半接触是欧姆接触的最重要形式。JFET： 基本上是一个由电压控制的电阻。这种器件利用一个反向偏置的 pn 结作为栅电极去控制电阻，从而控制两个欧姆结之间的
2、电流。MESFET：类似于 JFET，MESFET 用金半整流接触去代替 pn 结作栅电极。JFET 和MESFET 可以用具有高电子迁移率的半导体材料制造，对于高速 IC，具有非常好的优点。其次，FET 在大电流下具有负温度系数，即电流随温度的增加而减小，这个特点导致更均匀的温度分布，而且即使有源面积很大，或在许多器件并联使用时，其热稳定性非常好。MOS 二极管：在半导体表面研究中最有用的器件。因为所有半导体器件的可靠性、稳定性均与其表面状态相关，借助 MOS 二极管了解表面物理，对了解器件的工作非常重要，在 IC 中作为电容器也是有用的，也是组成电荷耦合器件 CCD 的基本结构单元。MOS
3、FET：基本上是两边各邻接一个 pn 结的 MOS 二极管。MOSFET 的特性和工作特征类似于 JFET 和 MESFET。 MOSFET 功耗很低，产品合格率高，容易按比例缩小，与利用相同标准设计的双极型晶体管相比，占用的硅片面积要小。目前，MOSFET 是超大规模集成电路中最重要的器件，广泛应用于微处理器，半导体存贮器中，一个芯片上集成有成千上万个分立元件。本章主要讨论金半接触，JFET 和 MESFET。4.1 金属半导体接触金属半导体接触可形成整流器。1938 年，肖特基提出，半导体内稳定的空间电荷形成的势垒可能有整流作用。由此产生的势垒模型就是所谓肖特基势垒。金属半导体形成的结称为
4、肖特基结。金属半导体接触也可能是非整流性的, 金属半导体的这种接触称为欧姆接触。下面我们将考虑金属半导体的整流接触和欧姆接触。1、能带关系图 3.13（a）表示一块孤立金属和一块孤立的 N 型半导体邻接时的能带图。金属的功函数一般和半导体的功函数不同。功函数是费米能级和真空能级的能量差（即对于金属为 q m，对于半导体为 q s） 。半导体导带底和真空能级能量差称为电子亲和能 q，也表示在同一图上。当金属与半导体形成紧密接触时，在热平衡下两种材料的费米能级必须相等。此外，真空能级必须是连续的。这两个要求确定了理想金属一半导体接触的能带图，如图3.13(b)所示。对于这种理想的情况，势垒高度 q
5、 Bn就是金属功函数和半导体电子亲和能之差，即（363）)(mBnq2对于一个理想的金属与 P 型半导体的接触，其势垒高度可用类似步骤确定：（364）)(mgBpqE图 3.13(c)表示金属与 N 型半导体接触的电荷分布。金属一侧有负表面电荷，半导体一侧存在等量的但极性相反的正空间电荷。这种电荷分布和具有同样电场分布的 P+N 结完全相同，见图 3.13(d)。该电场使半导体表面电子的能量高于体内，能带向上弯曲，即形成表面势垒。在势垒区中，空间电荷主要由电离施主形成，电子浓度要比体内小得多，因此它是一个高阻的区域，常称为阻挡层。图 3.13 (a)邻近的孤立金属和孤立 n 型半导体在非平衡条
6、件下的能带图;(b)金属-半导体接触在热平衡下的能带图;(c)电荷分布;(d)电场分布处于平衡态的阻挡层中是没有净电流流过的，因为从半导体进入金属的电子流和从金属进入半导体的电子流大小相等，方向相反，构成动态平衡。加外加电压后，半导体和金属不再处于相互平衡的状态，两者没有统一的费米能图。图 3.14(b)表示加正向偏置时的情形，半导体一边的势垒由 qVbi降低为 q（V bi-VF） 。这时，从半导体到金属的电子数目增加，超过从金属到半导体的电子数，形成一股从金属到半导体的正向电流，它是由 N 型半导体中多数载流子构成的。外加电压越高，势垒下降越多，正向电流越大。图 3.14(c)表示加反向偏
7、置时的情形。这时势垒增高为 q（V bi+VR） 。从半导体到金属的电子数目减少，金属到半导体的电子流占优势，形成一股由半导体到金属的反向电流。由于金属中的电子要越过相当高的势垒 q Bn才能达到半导体中，因此反向电流是很小的。从图中看出，金属一边的势垒不随外加电压变化，所以从金属到半导体的电子流是恒定的。当反向电压提高，使半导体到金属的电子流可以忽略不计时，反向电流将趋于饱和值。以上的讨论说明这样的阻挡层具有类似PN 结的整流作用。图 3.14 在不同偏压条件下,金属和 n 型、p 型半导体接触的能带图(a)热平衡情况;(b)正向偏置;(c)反向偏置。对 P 型阻挡层的讨论完全类似。2、界面
8、态和势垒高度的一般表达式n 型 Si 和 n 型 GaAs 的势垒高度测量值显示，q Bn随 q m的增大而增大，但不是直线，这是因为在实际的金属半导体接触中，由于晶格不连续，在接触界面处产生大量的能量状态，这些能量状态叫做界面态或表面态，它们连续分布在禁带内，可能起施主或受主作用，影响势垒高度的实际值，对 Si 和 GaAs，n 型势垒高度被低估，p 型势垒高度被高估。为了描述半导体表面态，引入中性能级 q 0：当 q 0以下的表面态全部被电子占据，而以上的全部空出时，半导体表面是中性的。低于 q 0的界面态没有电子占据时带正电，作用相当于施主，高于 q 0的界面态被电子占据时带负电，作用相
9、当于受主。如果 q 0与半导体的 EF重合，则界面态和半导体内部没有电子交换，界面的净电荷为 0。如果q 0EF，则电子从表面向体内转移，界面净电荷为正，q 00）时，将有电子自源端流向漏端，形成了自漏极流向源极的漏源电流 IDS。这一电流在沟道电阻上产生的压降使得沟道区沿电流流动方向的电位不再相等。由于 P+区可视为是等电位的，因而沿沟道长度方向栅结上的实际偏压也由原来的零偏发生了大小不等的变化：靠近源端，由于 VGS0，故空间电荷区窄而沟道厚度大，而靠近漏端栅结反向偏压大，故空间电荷区宽而沟道厚度小，沟道形状如图 3.3(a)所示。当 VDS 小于栅结接触电位差 Vbi 时，沟道耗尽层的这
10、种变化可以忽略，沟道电阻可近似地用式（3-1）表示，此时沟道电流 IDS 与 VDS 成正比。随着 VDS 增加，耗尽层的扩展与沟道的变窄已不能忽略，沟道电阻的增加使得 IDS 随 VDS 的增加逐渐变缓，当 VDS= VDSat 时，沟道漏端两耗尽层相会在 P 点，此处沟道宽度减小到零，即沟道被夹断，如图3.3（b）所示。当 VDS VDSat 时，漏端的耗尽层更厚，两耗尽层的相会点 P 向源端移动，如图 3.3(c)所示。当沟道载流子运动到沟道夹断点 P 时，立即被夹断区的强场扫向漏极，形成漏电流。因此，漏电流仍由导电沟道的电特性决定。由于夹断点的电位始终等于VDSat，若夹断点 P 移动
11、的距离远远小于沟道长度 L 时，可以认为夹断后的 IDS 不再随 VDS的增大而变化，而是趋于饱和，如图 3.3（c）所示。饱和漏电流记为 IDSat，图 3.3（a） 、（ b） 、 （c ）三种情况分别对应于图 3.4中 VGS=0 曲线上的 A、B、C 三点。图 3.3 VGS=0 时 N 沟 JFET 的工作情况(a)V DS 很小;(b)VDS=VDSat;(c)VDSVDSat 图 3.4 不同工作状态的输出特性。（2）V GS0 时的漏特性。对于 N 沟 JFET 来说，V GS0，此时 IDS 和 VDS 的关系与VGS=0 时两者关系类似。只不过是，曲线的斜率变小，饱和漏源电
12、压 VDSat 变小而已，如图3.4 所示。另外，当漏源电压继续增加到漏端栅结上的反向偏置电压等于雪崩击穿电压 BVB，器件进入雪崩击穿状态，这时器件上所加的漏源电压称为漏源击穿电压 BVDS，因而GSDBV（32）S显然，漏源击穿电压随栅源反偏电压的增大而减小。一个实际的 N 沟 JFET 的输出特性曲线如图 3.5 所示。它与双极型晶体管共射极输出特性曲线相仿。此输出特性曲线也可分为非饱和区、饱和区和击穿区。在非饱和区，沟道电流 IDS 与 VDS 成线性关系，此时对应图 3.3（a）中的情形；饱和区的特点，是当 VDS 增加时 IDS 基本不变，曲线接近水平，图 3.3（b）所表示的情形
13、是刚刚进入饱和区的情形。特性曲线的击穿区则表示栅结发生雷崩击穿。不同的 VGS 对应不同的 BV DS。图 3.5 N 沟 JFET输出特性曲线。（4）JEFT 的转移特性JEFT 的转移特性说的是漏极电流 IDS 随栅极电压变化的特性。图 3.6 所示为 N 沟耗尽型 JFET 的转移特性曲线，图 3.6 转移特性。从图 3.6 中可以看到，当 VGS=0 时，漏极电流 IDS 大于零，而当 VGSVDsat 时，电流达到饱和值 IDsat。随着 VDS 的进一步增加，最终导致栅-沟道二极管发生雪崩击穿，I DS 突然增大，称为雪崩击穿区。线性区： ，GSbiDSV DSpGSbiDnSpi
14、pS VLZaNqI )(1)(1 2/12/1 漏电导（沟道电导）为 LhaqVLZaqVIg DnpGSbiDnDSG )()(12/1沟道厚度（a-h）和漏电压无关，这时从源到漏形成近似均匀的导电沟道，厚度随栅压的增加而增加。跨导为： DSGSbiDnDSGSbippGSDm VqNLZVIVg 2/12/12 )(2)( 饱和区： ，)(331 2/3pipSipDsatITGSbipsat VV理想情况下，I Dsat 不是 VDS 的函数， gD0，实际上，随 VDS 的增加，夹断点从漏向源端移动，有效沟道长度缩短，饱和区有非零的沟道电导。21LhaZNqVLZaNqVIg Dnp
15、GSbiDnGSDm )()(12/1 雪崩击穿区：发生在沟道漏端，这里栅沟道结的反向电压最高，这时漏电压 VDS 和反向击穿电压 VB 有：V BV DSV GS。（2）饱和速度模型FET 的沟道长度减小到 1m 以下，沿沟道的电场通常很强，以致漏极电流饱和，并非由于沟道夹断，而是因为电子漂移速度达到饱和。假定沟道电子以恒定的有效饱和漂移速度 vSL 运动（大约 1.2107cm/s） ，从而饱和电流直接受耗尽层厚度 h 和沟道深度 a 之差调制，这就是饱和速度模型，能精确描述栅长在0.52m 的短沟道 GaAs MESFET 在饱和区的电流特性。对均匀掺杂材料，由速度饱和模型可得：，)(1
16、)( 2/1pGSbiDSLDSLD VZNqvZNqvI 器件的本征跨导为： 2/1)(2GSbiSLmg4、 MESFET IV 模型（1） 改进的 IV 模型电路模拟建立在 IV 模型，是在对沟道电荷统一描述的基础上的“普适”模型。需要考虑源、漏串联电阻对偏压的依赖关系，体电荷效应，平均低电场迁移率对偏压的依赖关系，参数对温度的关系等。短沟道的 FET 中，漏极偏压会影响器件的阈值电压，DIBL 效应。GaAs MESFET 具有许多非理想的特性，输出电导对频率的依赖，背栅和侧栅偏置，扭曲效应，光敏效应等，因此需要进一步研究半绝缘衬底，控制效应，可以提高集成规模和可靠性，增大设计的自由度。（2）CV 模型对 FET 的动态过程进行模拟，清楚器件中存贮电荷的变化，栅极和栅下面的耗尽层中贮存有电荷，只考虑与 MESFET 本征电荷相关的电容。要得
