简易频率计设计(数电课设)

《简易频率计设计(数电课设)》由会员分享，可在线阅读，更多相关《简易频率计设计(数电课设)（22页珍藏版）》请在金锄头文库上搜索。

1、简易频率计设计简易频率计设计1 1、设计目的、设计目的综合运用数字电子技术相关知识设计具有指定用途的数字电路，学会由分立器件与集成电路组成电子电路的方法。2 2、设计任务、设计任务设计一简易频率计，要求如下：（1）频率测量范围：099Hz（2）输入电压幅度：300mv5v（3）输入信号波形：方波、正弦波、三角波等周期信号（4）显示位数：2 位3 3、设计要求、设计要求（1）合理的设计硬件电路，说明工作原理及设计过程，画出相关的电路原理图；（2）选择常用的电器元件（说明电器元件选择的过程和依据） ； （3）对设计的电路进行仿真，验证各性能指标；（4）按照规范要求，按时提交课程设计报告，并完成答辩

2、。4 4、参考资料、参考资料（l） 李立主编. 电工学实验指导. 北京：高等教育出版社，2005（2） 高吉祥主编. 电子技术基础实验与课程设计. 北京：电子工业出版社，2004（3） 谢云等编著. 现代电子技术实践课程指导. 北京：机械工业出版社，2003目录一、设计方案的选择（原理）3 二、电路设计计算与分析4 1.单元模块的设计.4 （1）整形电路4 （2）时基电路6 （3）计数电路8 （4）锁存电路9 （5）译码显示电路9 2.电路中集成器件.10 （1）555 定时器.11 （2）74HC160 12 （3）74HC373 13 （4）74LS48.13 3.电路参数分析.15 三、

3、总结及心得16 四、附录：17 五、参考文献19一、设计方案的选择（原理）一、设计方案的选择（原理）运用 555 定时器构成的多谐振荡器电路，使其产生时钟脉冲，即为有一定频率或周期的方波信号，再使用一个 555 定时器构成的施密特电路对待测波形进行调整，无论待测信号为方波、三角波还是正弦波都可以调成同一周期的方波信号，然后用一个与门将两个 555 产生的不同方波连接起来再与两个计数器连接，目的是为了当计数器在多谐震荡器输出一秒的高电平的情况下使计数器正确计数一秒内待测信号的高电平出现数目。计数器的输出连接一个锁存器，能将所需数字即待测信号的频率正确锁定，最后是译码器和七段显示器，显示出正确的频

4、率。如果一次循环结束，将电源断开即计数结束。方案的原理如图 1.1 所示：图 1.1 设计方案的方框图时基电路与门计数电路 锁存电路待测信号 译码电路 显示器二、电路设计计算与分析二、电路设计计算与分析1.单元模块的设计单元模块的设计（1）整形电路）整形电路此电路是主要是为了便于计数电路的计数，将方波、正弦波、三角波等周期信号都转化为相同频率的方波。通过 555 定时器构成的施密特触发器完成对被测信号波形进行处理的功能。设计整形电路如图2.11（1）所示：U1LM555CMGND1DIS7OUT3RST4VCC8THR6CON5TRI2VCC 5VU21k XFG10VCC102Vo图 2.1

5、1555 定时器构成的施密特触发器在施密特触发器对待测信号进行处理同时，当输入的信号到达触发器中时，输出的初始状态为低电平，当输入的信号接近时，输出状CCV态由低电平翻转为高电平，当输入信号继续增加到时，输出状态在CCV再由高电平翻转为低电平，经过多次循环，形成了相同周期的方波信号。因此，对该方波信号的频率进行测量就是对待测信号频率的测量。将待测的信号输入到计数电路之前，需要对时基电路和待测信号相与之后的信号进行处理。当时基电路为低电平时，计数器电路不计数，当时基电路为高电平时，计数器电路计数，则需要在计数器的时钟输入之前将时基信号和待测信号相与，则就满足相应的逻辑功能。待测信号仿真波形如图：

6、图 2.11(2)待测信号波形（正弦波）整形后的波形如图：图 2.11(3)经整形的波形（2）时基电路）时基电路此电路是产生一秒的时钟脉冲宽度，为整个电路提供时间脉冲，同时并控制整个电路的时间信号。本次设计采用 555 定时器构成的多谐震荡器来作为电路的时基电路。555 定时器主要是与电阻、电容构成充放电电路，并由两个比较器来检测电容器上的电压，以确定输出电平的高低和放电开关管的通断。这就很方便地构成从微秒到数十分钟的延时电路。下图 2.12（1）为时基电路图：U1LM555CMGND1DIS7OUT3RST4VCC8THR6CON5TRI2U2 434 U3 1k VCC 5VVCCU4 0

7、.01uF 3U5 1mF 0241Vo图 2.12 （1）时基电路时基电路输出信号波形如图所示：图 2.12（2）时基电路输出波形（3）计数电路）计数电路由于设计要求显示出 099Hz 的周期信号的频率，所以计数电路必须是 100 进制的加法计数电路。选用两片 74HC160 的级联来满足该设计要求。将 555 多谐振荡电路和 555 施密特触发器相与产生的的方波脉冲信号送入 74HC160 的 CLK 端（计数信号输入端），这样 74HC160 的进位信号输出端 RCO 将原来的信号变成进位信号输出。当一秒的时钟脉冲结束后，计数器也停止计数。计数电路如图 2.13 所示：U174HC160

8、D_6VQA14 QB13 QC12 QD11RCO15A3 B4 C5 D6ENP7 ENT10LOAD9 CLR1CLK2U274HC160D_6VQA14 QB13 QC12 QD11RCO15A3 B4 C5 D6ENP7 ENT10LOAD9 CLR1CLK21VCC 5V234 5689个 个 个 个 个 个 个 个 个 个7个 个 个 个 个 个 个 个 个 个10个 个 个 个 个 个 个 个 个VCC11个 个 个 个 个图 2.13计数电路本部分电路中用到了 74HC160 集成芯片，这种芯片是由 CMOS 构成，能够高速实现相应的逻辑功能。74HC160 是十进制加法计数

9、器，当在低位芯片计数到 9 时，将会产生进位信号，此时低位 RCO 端的输出为高电平。将低位 RCO 端与高位片的使能端（ET、EP）相连，这样就可以在低位片由低位片 RCO 端输出的上升沿时开始计数。由于输入的是同步时钟信号，在低位片的 RCO 端再次出现上升（即低位片再次出现进位信号）前，高位片不会计数。再将各位输出的 4 位二进制代码输入译码电路中进行译码，最后在由数码管显示。(4)锁存电路锁存电路本部分电路是由 74HC373 集成芯片组成，能够有效的实现它的逻辑功能。在一秒时钟脉冲结束后，计数电路正常计数，译码显示出相应的频率数据，74HC373 能够锁存这个数据，方便实际使用，而且

10、在锁存过程中，不能中途对其锁存。设计的锁存电路图如图 2.14 所示：U174HC373N_6V1D3 2D4 3D7 4D8 5D13 6D14 7D17 8D18OC1 ENG111Q2 2Q5 3Q6 4Q9 5Q12 6Q15 7Q16 8Q19个 个 个 个 个 个个 个 个 个 个个 个 个 个个 D个 个 个 个 个 个 个 个图 2.14锁存电路（5）译码显示电路）译码显示电路本部分电路中 7448 是将输入的 4 为二进制代码译为数码管所需要的电平信号，这种译码器有 4 个输入端，10 个输出端，并且使低电平有效。设计的电路如图 2.15（1）所示。图 2.15（1）译码显示

11、电路数码管输出数据如图所示：图 2.15（2）数码管输出数据2.电路中集成器件电路中集成器件（1）555 定时器定时器555 定时器是一种运用极为广泛的中规模集成电路。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成多谐振荡器，单稳态触发器，施密特触发器等电路，其中多谐振荡器和单稳态触发器能够产生一定周期的脉冲波形，而施密特触发器则可以将不是方波信号转变为方波信号。因而广泛使用于信号的产生、变换、控制和检测。图 2.21555 定时器的组成图和引脚图555 定时器作为一种常用器件，在此对其管脚做简单的介绍。1 端和 8 端分别接直流电源 VCC 和地，2、6 端为触发端，2 端为低电平触

12、发，6 端为高电平触发，5 端为外加电源控制端，7 端为放电端，通常接电容，3 端为输出端。它的主要功能取决于比较器，比较器的输出控制 RS触发器和放电 BJT 中 T 的状态。R 为复位输入端，当 R 为低电平时，不管其他输入端状态如何，输出为低电平。因此正常工作时，应将其OV接高电平。（2）74HC16074HC160 功能表如下：表 2.22计数器 74HC160 功能表输入输出CPCRCTpCTTLDD0D1D2D3Q0Q1Q2Q3LLLLLHHLH禁止计数和进位HLHH禁止计数HLLH禁止计数和进位HLd0d1d2d3d0d1d2d3HHHH加计数计数器 74HC160 引脚图如下：

13、图 2.2274HC160 引脚图（3）74HC373在设计过程中，当一秒脉冲时钟结束后，使用一个 74HC373 集成块对待测信号频率进行锁存。图 2.23 为 74HC373 集成块的引脚图：图 2.23 74HC373 引脚图由引脚图可以看出，D1 D8 为数据输入端，Q1Q8 为数据输出端，LE 为接电源 Vcc 。（4）74LS4874LS48 集成块常用译码器，它常用与计算机中对存储器单元地址的译码，即将每一个地址转换成一个有效信号，从而选中对应的单元。图 2.24 为 74LS48 的引脚图：图 2.24 74LS48 的引脚图7448 七段显示译码器输出高电平有效，用以驱动共阴

14、极显示器。该集成显示译码器设有多个辅助控制端，以增强的功能。它有 3 个辅助控制端 LT、RBI、BI/RBI，分别简要说明一下：.灭灯输入 BI/RBO1BI/RBI 是特殊的控制端，有时作为输入，有时作为输出。当BI/RBI 作为输入使用且 BI/RBI 为逻辑 0 时，无论其他输入端是什么电平，所有各段输出 a-g 均为 0，所以字形熄灭。.测试输入 LT2当 LT 为逻辑 0 时，BI/RBO 是输出端，且 RBO 为逻辑 1，此时不管其他输入端是什么状态，所有各端输出 a-g 均为 1，显示字形 8。该输入端常用检查 7448 本身及显示器的好坏。.动态灭零输入 RBI3当 LT 为

15、逻辑 1，RBI 为逻辑 0 且输入代码 DCBA=0000 时，各段输出a-g 均为低电平，与 BCD 码相应的字形 0 熄灭。利用 LT 为逻辑 1 与 RBI为逻辑 0 可以实现某一位 0 的“消隐” 。此时 BI/RBO 是输出端，且 RBO为逻辑 0。.动态灭零输入 NEI4BI/RBO 作为输出使用是 4，受控与 LT 和 RBI。当 LT 为逻辑 1 且 RBI为逻辑 0，输入代码 DCBA0000 时，RBO 为逻辑 0；若 LT 为逻辑 0 或者 LT 为逻辑 1 且 RBI 为逻辑 1，则 RBO 为逻辑 1。该端主要用于显示多位数字时，多个译码器之间的连接。3.电路参数分

16、析电路参数分析在时基电路中，我们用到的是由 555 定时器构成的多谐振荡器完成的。在这样的电路中我们需要计算 R1，R2，C1，C2对应的值。我们需要1 秒钟的时钟脉冲宽度，所以tPH=1s，由公式：121121)(7 . 02ln)(CRRCRRtPH式中，电阻单位为 ，电容单位 F。令为 1，由公21,RR1C1CmF式得：，则有：。因为电容为143421 RR434,121RKR2C保护电容，则。FC01. 02在信号处理电路中，由于为保护电阻，避免 Vcc 经过电阻回路1R到达 7 端的电流过大，烧坏器件，所以令。 KR11在计数电路中，我们选用的是十进制加法计数器 74HC160D，通过两片 74HC160D 的级联来实现了 100 进制计数器的功能。三、总结及心得三、总结及心得这次的设计对我来说是一个难忘的回忆，从开始接到这个题目时，看起来很简单，