第十一章 数字电路2

《第十一章 数字电路2》由会员分享，可在线阅读，更多相关《第十一章 数字电路2（83页珍藏版）》请在金锄头文库上搜索。

1、(4-1),第十一章 数字电路(2), 11.9 时序逻辑电路的概述, 11.10 双稳态触发器, 11.11 触发器逻辑功能的转换, 11.12 寄存器, 11.13 计数器,(4-2),时序电路必然具有记忆功能，因而组成时序电路的基本单元是触发器。,时序逻辑电路的特点,在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。,11.9 时序逻辑电路的概述,(4-3), 11.10 双稳态触发器,触发器,触发器输出有两种可能的状态：0、1；,输出状态不只与现时的输入有关，还与原来的输出状态有关；,触发器是有记忆功能的逻辑部件

2、。,按功能分类：R-S触发器、D型触发器、JK触发器、T型等。,(4-4),一、 基本RS触发器,反馈,(4-5),输入RD=0, SD=1时,若原状态：,1,1,0,0,1,0,1,0,输出仍保持：,(4-6),输入RD=0, SD=1时,若原状态：,0,1,1,1,1,0,1,0,输出变为：,(4-7),输入RD=1, SD=0时,若原状态：,1,0,1,0,1,0,1,1,输出变为：,(4-8),输入RD=1, SD=0时,若原状态：,0,0,1,1,0,1,0,1,输出保持：,(4-9),输入RD=1, SD=1时,若原状态：,1,0,1,1,1,0,0,1,输出保持原状态：,(4-1

3、0),输入RD=1, SD=1时,若原状态：,1,1,0,1,1,0,输出保持原状态：,(4-11),输入RD=0, SD=0时,输出全是1,但当RD=SD=0两个与非门的输出都为1，破坏了两者应该状态相反的逻辑要求。,(4-12),基本触发器的功能表,(4-13),(4-14),1、触发器是双稳态器件，只要令RD=SD=1，触发器即保持原态。稳态情况下，两输出互补。一般定义Q为触发器的状态。,2、在控制端加入负脉冲，可以使触发器状态变化。SD端加入负脉冲，使Q=1，SD称为“置位”或“置一”端。RD端加入负脉冲，使Q=0，RD称为“复位”或“清0”端。,(4-15),二、可控 RS触发器,(

4、4-16),CP=0时,0,触发器保持原态,(4-17),CP=1时,1,(4-18),RS触发器的功能表,(4-19),简化的功能表,Qn+1 -输入信号到来后触发器的状态 ， 简称下一状 态 。（CP过后）,Qn -输入信号到来前触发器的状态， 简称原状态 ；,前提： CP1,(4-20),逻辑符号,(4-21),例：画出RS触发器的输出波形 。,CP,R,S,Q,使输出全为1,CP撤去后 状态不定,在CP = 0 期间，触发器的状态“ 保持 ”,(4-22),（T触发器）,来一个时钟脉冲翻转一次，也叫计数器。,三、计数式 RS触发器,(4-23),工作原理,1,假设Q=0,来一个时钟翻转

5、一次,(4-24),T触发器存在的问题,1、计数脉冲必须严密配合，CP脉冲不能太长，否则触发器将产生空翻现象（CP=1期间，输出状态翻转若干次）。,2、为了解决空翻现象，可以采用主从方式触发的触发器。,(4-25),四、D触发器,(4-26),功能表,(4-27),逻辑符号,(4-28),CP,D,Q,例：画出D触发器的输出波形。,上升沿翻转！,(4-29),五、T触发器,T触发器与T触发器无本质区别，只是加入了控制端T。,T,(4-30),功能表,逻辑符号,(4-31),时序图,CP,Q,T,(4-32),六、JK触发器,JK触发器的功能最完善，有两个控制端J、K。,(4-33),功能表,逻

6、辑符号,(4-34),时序图,CP,K,J,Q,保持,T,(4-35),说明： 触发器的触发方式,触发方式？,研究翻转时刻与 时钟脉冲间的关系,(4-36),1、 电位触发方式,电位触发,正电位触发,负电位触发,CP=1 期间翻转,CP=0 期间翻转,(4-37),例如：前面讲的D触发器就是电位触发方式。,D,(4-38),电位触发的特点,结构简单、速度快。,只要CP存在就可以翻转，容易造成空翻。,(4-39),电位触发的符号,正电位触发,负电位触发,(4-40),2、 主从触发方式,主从触发方式的翻转过程：,前沿处，输出交叉反馈到F主。,后沿处，输出传递到F从翻转完成。,CP,？,(4-41

7、),以主从触发的D触发器为例：,CP,D,Q,正确的输出波形,假设在CP=1期间 D有一干扰,主从型的D触发器的输出波形如何？,(4-42),CP,D,Q,第一个CP到来时，Q翻转。,1,(4-43),CP,D,Q,第一个CP的下降沿，Q翻转，输出反馈到F主的输入。,(4-44),CP,D,Q,由于S1=0，t1时刻Q翻转为0。,(4-45),CP,D,Q,t2时刻Q会再变为1 吗？,(4-46),CP,D,Q,1,0,由于D=1,所以F主被封。,D变为1后，Q并不翻转为1。,(4-47),CP,D,Q,1,0,第二个 CP的下降沿，F从按F主的输出翻转。,(4-48),由于D在CP=1期间有

8、干扰，便产生了错误的输出。因此，主从触发器不允许在CP=1期间有干扰，否则可能产生误动作。,(4-49),逻辑符号,(4-50),3、 边沿触发方式,为了免除CP=1期间输入控制电平不许改变的限制，可采用边沿触发方式。其特点是：触发器只在时钟跳转时发生翻转，而在CP=1或CP=0期间，输入端的任何变化都不影响输出。,如果翻转发生在上升沿就叫“上升沿触发”或“正边沿触发”。如果翻转发生在下降沿就叫“下降沿触发”或“负边缘触发”。下面以边缘触发的D触发器为例讲解。,(4-51),设原态Q=0并设D=1,1,CP=0期间，c 、d被锁，输出为1。,0,0,0,(4-52),1,c=1 、d=1反馈到

9、a、b的输入，a、b输出为0、1。,0,0,0,(4-53),CP正沿到达时c、d开启，使c=1，d=0。,1,1,Q翻转为1,(4-54),CP正沿过后，d=0将c封锁,并使b=1，维持d=0。,1,因此以后CP=1期间D的变化不影响输出。,0,0,1,(4-55),其它情况下 的翻转，请大家自己分析。,(4-56),边沿触发的D触发器功能表,(4-57),逻辑符号,负沿触发,正沿触发,(4-58),总结,1、在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。,2、边沿触发抗干扰能力强，且不存在空翻，应用较广泛。,(4-59),1. JK触发器转换成D触发器, 11.

10、11 触发器逻辑功能的转换,(4-60),2. JK触发器转换成T触发器,(4-61),3. D触发器转换成T触发器,(4-62),总结,1、在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。,2、边沿触发抗干扰能力强，且不存在空翻，应用较广泛。,(4-63),11.12 寄存器,一、 数码寄存器,寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。,四位数码寄存器,(4-64),二、 移位寄存器,所谓“移位”，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种：,(4-65

11、),根据移位数据的输入输出方式，又可将它分为串行输入串行输出、串行输入并行输出、并行输入串行输出和并行输入并行输出四种电路结构：,串入串出,串入并出,并入串出,并入并出,(4-66),四位串入 - 串出的左移寄存器,初始状态： 设A3A2A1A0 1011,在存数脉冲作用下，也有 Q3Q2Q1Q0 1011 。,D0 0,D1 Q0,D2 Q1,D3 Q2,下面将重点讨论 兰颜色的 那部分电路的工作原理。,(4-67),D0 0,D1 Q0,D2 Q1,D3 Q2,1 0 1 1,0 1 1 0,0 1 1 0,1 1 0 0,1 1 0 0,1 0 0 0,1 0 0 0,0 0 0 0,0

12、 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0,设初态 Q3Q2Q1Q0 1011,(4-68),用波形图表示如下：,设初态 Q 3Q2Q1Q0 1011,(4-69),四位串入 - 串出的左移寄存器：,四位串入 - 串出的右移寄存器：,D1 Q2,D2 Q3,D3 0,D0 Q1,(4-70),四位串入 - 串出的左移寄存器：,四位串入 - 串出的右移寄存器：,双向移位寄存器的构成：,只要设置一个控制端S，当S0 时左移；而当S1时右移即可。,“L”即需左移的输入数据,“R”即需右移的输入数据,集成组件 电路74LS194就是这样的多功能移位寄存器。,(4-71),右移串行输入

13、,左移串行输入,并行输入,(4-72),0,1,1,1,1,0 0,0 1,1 0,1 1,直接清零,保 持,右移(从QA向右移动),左移(从QD向左移动),并入,(4-73),11.13 计数器,一、计数器的功能和分类,1. 计数器的功能,记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。,2. 计数器的分类,同步计数器和异步计数器。,加法计数器、减法计数器和可逆计数器。,有时也用计数器的计数容量(或称模数)来区分各种不同的计数器，如二进制计数器、十进制计数器、二十进制计数器等等。,(4-74),二、异步计数器的分析,在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触

14、发器则是把其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被称为“ 异步计数器 ”。,三位二进制异步加法计数器,例1. 三位二进制异步加法计数器。,(4-75),1010101010,0 0,1,0 1,0,1,1 0,1,1 1,0,0,0 0,0,1,0 1,优点：电路简单、可靠,缺点：速度慢,(4-76),三、同步计数器的分析,例2. 三位二进制同步加法计数器,三位二进制同步加法计数器,(4-77),分析步骤:,1. 先列写控制端的逻辑表达式：,J2 = K2 = Q1 Q0,J1 = K1 = Q0,J0 = K0 = 1,Q0： 来一个CP，它就翻转一次；,Q1：当Q01时，它可翻转一次；,Q2：只有当Q1Q011时，它才能翻转一次。,(4-78),2. 再列写状态转换表，分析其状态转换过程。,2 0 0 1 0 0 1 1 1 1 0 1 0,1 0 0 0 0 0 0 0 1 1 0 0 1,3 0 1 0 0 0 0 0 1 1 0 1 1,4 0 1 1 1 1 1 1 1 1 1 0 0,5 1 0 0 0 0 0 0 1 1 1 0 1,6 1 0 1 0 0 1 1 1 1 1 1 0,7 1 1 0 0 0 0 0 1 1 1 1 1,