《忆阻器桥式突触结构神经网络学习ppt》由会员分享，可在线阅读，更多相关《忆阻器桥式突触结构神经网络学习ppt（39页珍藏版）》请在金锄头文库上搜索。
1、Memristor Bridge Synapse-Based Neural Network and Its Learning Act as nonvolatile analog memories, they are programmable, and scalable to nano dimensions2016/9/18 Sunday简 要 介 绍 & 基 础 铺 垫 神经网络中用到的的BP算法成功应用于语音/手写/脸部识别以及机器人控制等 神经网络的硬件实现的成功与否，取决于 accuracy, chip area, processing speed三者的权衡。 优点：比起软件实现的神经网
2、络1.更快的processing speed2.对chip area的更有效利用 缺点：1.limited accuracy due to spatial nonuniformity(空间的不均匀性) and nonideal responses2.nonvolatile weight storage(非易失性存储)神经网络的硬件实现问题1.材料上的困难：In analog hardware implementations, the weights are usually stored in resistors, capacitors, and floating gate transistor
3、s (浮栅晶体管)Floating gate transistors has been used successfully as synapses(突触) in conjunction with analog multipliers, but it suffers from high nonlinearity(非线性) in synaptic weightings.2.学习算法上的困难：与BP算法的software实现相比，BP算法的hardware实现较为困难，并且这些困难会因电子元件的 imperfections and mismatch而加剧。注： BP算法是一种最有效的多层神经网络学习
4、方法，其主要特点是信号前向传递，而误差后向传播，通过不断调节网络 权重值，使得网络的最终输出与期望输出尽可能接近，以达到训练的目的。硬件实现主要的两个困难1.解决材料上的困难：使用the memristor bridge synapse来解决nonvolatile weight storage（非易失性存储）的问题2.解决了学习算法上的困难：利用the memristor bridge synapse先天优势的modified chip-in-the-loop learning method来解 决BP算法实现困难问题两个困难的解决办法 Memristor act as a variable
5、resistor whose value can be varied by varying the current passing through it 忆阻器可以“记忆”流过了它的电流总量，可用于非易失性存储忆阻器的记忆特性 由一个两层的TiO2薄膜（D为纳米级）组成，被夹在铂金触点之间。 掺入杂质的区域，导电性较强。未掺杂的区域，导电性较弱。 通过忆阻器的电量对掺杂区域的宽度进行调制。随着给定方向的电流流过，两区域间的边界也朝着同一方向移动。惠普实验室的忆阻器模型忆阻器的电压与电流间的欧姆定律关系是适用的相关的参数关系（设长度为D的doped区域电阻为Ron，长度为D的undoped区域电
6、阻为Roff）相关的参数关系(续1) 掺杂和未掺杂区域的边界的运动速度主要取决于1.掺杂区域的电阻2.通过的电流3.掺杂物的流动性为掺杂物的流动性但由于在纳米器件中，小电压可以产生巨大的电场所以离子运输过程会有显著的非线性效应（宏观上即M不会随通过的I线性改变）故在右边加上window model Fp(w)来模拟由于忆阻器制造过程中spatial nonuniformity and mismatch，所以很难确定忆阻器的参数p的具体值相关的参数关系(续2)对该式积分得w0为w的初值，w与通过忆阻器的电荷量成正比，w决定忆阻器阻值，即忆阻器阻值取决于通过的电荷量。忆阻器的物理限制条件：通过忆阻
7、器电荷量的有效范围为所以忆阻器达到极限状态后，若不施加反向电源，其阻值不会改变相关的参数关系(续3)由知：将忆阻器从初始状态w0转换到任意状态所需通过的电荷量为对于幅度为I的脉冲电流，要实现上述过程，脉冲电流宽度由此得出：如果脉冲过宽，会导致忆阻器直接从一个极限状态到另一极限状态，所以要控制好脉冲宽度。相关的参数关系(续4)注：为使推导简洁，以上过程忽略了边界的非线性效应当正/负 pulse 从Vin进入时，每个忆阻器的M会根据自身的极性而变化由分压公式知：定义synaptic weight(突触权重)和电压的关系：可计算synaptic weight忆阻器的桥式电路（桥式电路可以代替传统的n
8、onlinear and power-hungry analog multipliers）The synaptic weight programming可通过施加programming pulses来实现（即通过施加一定的脉冲来改变这个桥式电路的权值）忆阻器的桥式电路(续1)假设施加一个正向脉冲，那么忆阻器桥中各个忆阻器M将会如图变化。理想情况下，M1+M2恒定，M3+M4恒定，所以M1分压减少，M3分压增多，故A点电势高于B点通过该公式知，忆阻器桥的权值为正忆阻器的桥式电路(续2)（可看出正/负/zero是通过UAB的正/负/zero来定义的）设这四个忆阻器的p相同，在一定的脉冲时间的权值随
9、脉冲宽度的变化关系如图：(分别施加正向/负向脉冲，权值变化是对称的，且p越大，非线性曲线越接近线性)但是当p不同时：各忆阻器通过相同电荷后各自的M有不同的变化速度，导致权值变化并非线性P值对忆阻器桥的影响结论：p不同的忆阻器组成的忆阻器桥，由于各忆阻器有着不同的非线性掺杂物漂移特性，导致从零到达相同的权值并不对应着通过了固定的电荷量这种非线性，导致在突触的programmed weight上是难以建模的（原文：This nonlinearity in the programmed weight of the synapse is difficult to model ）并且用学习算法训练神经网
10、络时，很难确定桥中各个忆阻器的非线性的掺杂物漂移特性（论文后续并未提出该问题的解决办法）P值对忆阻器桥的影响(续1)2016/9/18 Sunday神 经 网 络 & 实 际 应 用第L隐含层各神经元的输出为：多层神经网络的结构通常多层神经网络由多层神经元组成， 其中：第1层称为输入层，最后一层被 称为输出层，中间各层均被称为隐含层BP算法通过向后传播误差，得到所有层的估计误差，然后由后层误差推导前层误差，从而优化各 层神经元的输入权值以及偏置，使得神经网络的输出尽可能地接近期望输出，以达到训练的目的。多层神经网络的结构(续)神经网络中，输入的权值信号在各个单元中相加。实现这种加法 操作的更简
11、单的方式是通过结点的KCL特性让电流“相加”。所以电路中用有三个晶体管（transistors ）的差分放大器（ differential amplifier ）来把带有权值的电压（weighted voltage）转换为电流。以下为典型的神经网络，每个神经元由 多个突触和一个激活单元组成，神经网络总体结构也只是对这种 形式的简单重复神经网络硬件体系 利用忆阻器桥“programmable nonvolatile memory”和 “actsas a multiplier circuit ”的两个独特优势右图中，电压input被忆阻器桥加权，然后被差分放大器转化为电流。设输入电压Vin,第k个
12、忆阻器桥的权值为加权电压为（也即忆阻器桥的输出电压）忆阻器桥的权值W范围为-1,1 神经元等效电路为神经网络硬件体系(续1)由于加权的电压（即忆阻器桥的输出电压）被差分放大器转化为电流，所以中间我们添加一个参数gm （量纲为G），那么可以知道第k个突触的差分放大器的正负输出的电流为由于所有输入的正极端和负极端都分别都连在一起，接上突触，所以可以将各个输入电流直接相加（也就是在这里利用了之前所说的通过结点KCL来实现权值的求和）神经网络硬件体系(续2)Active load circuit的输出为这两个电流之差。上图每个神经元的输出连接着的另一个 memristor bridge circuit
13、.由于memristor bridge synapse包含两个相反极性串联的忆阻器，所以他们互补，两个忆阻器的M之和是一个常数。（论文在这里理想化了这个模型，如果这两个串联的忆阻器的参数p不同，他们 通过相同电流后M的改变量是不相同的，所以改变量的代数和并不为0）不妨按原文思路，假设两个忆阻器是完全相同的，那么这个常数设为RL神经网络硬件体系(续3)（注：上述连接的另一个memristor bridge circuit也属于那个神经元） 最终可以求得这个神经元的输出电压（先总结一下：输入的电压V1 V2 . 通过忆阻器桥加权（1）， 为使权值求和，通过差分放大器转换为电流，通过KCL对信号电流
14、求和（2）， 再通过Active load输出电流差（3）， 最后再通过一个忆阻器桥把电流转换为输出电压（4）（4）的输出电压只在一定条件下与 （3）的输出电流成线性关系，条件为神经网络硬件体系(续4)有范围限制的原因是因为active load中的两个晶体管有电压的临界值Vth该图也即每个神经元输出电压的有效范围通过 HSPICE仿真，激活单元activation unit 如下图神经网络硬件体系(续5)给定合适的参数时，上述神经元末端忆阻器桥的电流电压关系仿真如图由于最后由电流转换成了电压，所以之后隐藏层的处理过程就像输入层一样进行神经网络硬件体系(续6)右图中的t1,t2端的两个作用：
15、1.读取每个神经元的输出（应该指的是上一个） 2.显示每个memristor bridge synapse的programming signal 所有晶体管电路和忆阻器电路均通过pulses来operate，只会在脉冲上升后的阶段耗能，所以耗能很少神经网络硬件体系(续7)如前所述，主流的BP算法在神经网络硬件上的实现较难，所以难以用一个精确的模型来描述训练过程所以用the chip-in-the-loop scheme 来incorporate(包含，涵盖)忆阻器桥的非理想情况，不进行精 准的建模传统chip-in-the-loop learning1.目标网络在host computer上学
16、习2.Weight matrix下载到电路中3.多层神经网络被重新训练/调整（通过将电路置于feedback loop(反馈回路)中。这种方式应该是在没有忆阻器桥来存储权值的情况下）chip-in-the-loop的方法在电路中进行前向算法（forward computation ），输出oj返回computer。为计算第n+1次迭代的w权值，需要computer readout第n次迭代的w权值。同理，在反向传播算法（BP）过程中，为了计算上一层的突触w需要改变的量（偏置值？）（weight update value），下一层突触的权值也需要被读出。所以这种传统方法的弊端在于：1.需要连续通过network/host interface进行数据的读写，而对突触的读和写这两个过程就分别占了整个通讯过程的一半2.需要设计复杂的电路来readout突触的权值，每个突触都需要read-out port andauxiliary circuit，占用了宝贵的chip areachip-in-the-loop的方法(续1)改进后的chip-in-
