《防火墙多核处理器技术介绍》由会员分享，可在线阅读，更多相关《防火墙多核处理器技术介绍（27页珍藏版）》请在金锄头文库上搜索。
1、,防火墙多核处理器技术介绍 (初稿),2008-04-05,参考资料,20071227_290718_328145_SR6600多核多线程处理器技术白皮书.1194948160049.pdf http:/ http:/ http:/ 产品资料 http:/ http:/ 多核处理器介绍 总结,处理器发展历程,业务能力,处理性能,通用CPU 如：Intel、AMD,L7,L4,L3,ASIC 如：MOTO、BD,NP 如：Intel等,1,2,3,开发难度小,灵活性好，升级方便,处理性能较低,投资少，开发周期短,X86平台,第一阶段,ASIC平台,处理性能很高,灵活性很差，几乎无法升级,投资很大
2、，开发周期很长,开发难度大,第二阶段,处理性能较高,投资较大，开发周期较长,开发难度大,开发灵活性高,NP平台,第三阶段,处理器面临的挑战,业务能力,处理性能,通用CPU 如：Intel、AMD,L7,L4,L3,ASIC 如：MOTO、BD,NP 如：Intel等,业务能力和高性能处理兼得的理想处理器？,交流提纲,防火墙处理器发展历程 多核处理器介绍 总结,多核处理器介绍,多核处理器，是在同一个硅晶片上集成了多个独立物理核心（所谓核心，就是指处理器内部负责计算、接受/存储命令、处理数据的执行中心，可以理解成一个单核 CPU），每个核心都具有独立的逻辑结构，包括缓存、执行单元、指令级单元和总线
3、接口等逻辑单元，通过高速总线、内存共享进行通信。在实际工作中，每个核心可以在相对节能的方式下运行，牺牲单个核心的运算速度，但多颗核心协同处理任务，以达到性能倍增的目的。,Cavium OCTEON Plus CN58XX此型号系列具有4-16个MIPS的嵌入式CPU，而不是通用CPU或者是NP芯片。,解释： MIPS64架构,在物理芯片领域主要分成两块：一块是通用CPU，也就是常说的PC芯片；另一块是嵌入式CPU。在通用芯片领域，基本被INTER和AMD两大厂商垄断 ；嵌入式芯片相对于通用芯片来说是功能相对单一化的芯片 ，如ARM、MIPS等厂家生产，经常被应用于网络设备、PDA等。嵌入式CP
4、U在系统架构上针对数据包处理进行了专门优化设计，在数据包转发性能上较通用CPU要高很多。另外，嵌入式CPU可以完成L3-L4层应用业务类型的处理，也可以完成对L4-L7层业务的处理。MIPS64架构是MIPS技术公司的基于64位的处理CPU。,MIPS64的主要特性： 64-bit MIPS RISC processor instruction set with R4000 and R5000 TLB and privileged mode extensions. Two addressing modes for embedded systems optimization: Full 64-b
5、it address and data operation (MIPS IV and MIPS V ISA compatible),多核处理器生产厂家,http:/ RMI的产品也是基于MIPS64架构的多核处理器,http:/ R2核； 目前最高版本是8核（XLR732） ，但是每个核上最多可以有4个硬线程，因此最多可以有32个线程。每个核最高频率为1.5Ghz。硬线程之间通过一个高速的RING（称之为FMN，Fast Message Network）通信，RING是一种交叉式的，不是共享式的，因此可扩展性会很好。同样的RMI也提供了很多硬件单元来处理Packet。 产品分为XLR和XLS两
6、个家族，主要是支持内核数量和适用产品的差别。,RMI多核处理器举例分析,2个XG上连口，可以扩展万兆端口，4个RGMII口扩展千兆,如：XLR732 Processor 8个核，每个核具有四个vCPU, 每个vCPU各自拥有完全独立的寄存器组，在线程调度时不需要进行上下文切换，从而保证32个vCPU十分高效的运行。举一个比较常见数据应用例子，使用XLR732中的20个vCPU进行三层转发处理，可以达到16Gbps的性能。目前XLR系列处理器可以支持Linux SMP和VxWorks等常见的操作系统。（详见备注！）,FMN处理模式（备注）,RMI多核处理器产品应用,银河防火墙（NGFW4000-
7、UF TG-5736）,H3C SR6600,SecPath F1000-E （在某论坛上看到F1000-E是从SR6002基础上开发的，所以也是使用了RMI的多核处理器，但是有待确认）,Cavium多核处理器,Cavium使用的是MIPS64 R2核，目前最高版本为16核，每个核可以 跑道1Ghz。Cavium不光是一个多核系统，而且在IO方面做了大量的工作。 比较多核时需要从以下几个方面考虑： （1）指令集 （2）核之间的通信方式 （3）IO部件 （4）其它部件，如加密，Pattern Matching等 Cavium核之间采用共享总线和二级CACHE的方式的方式通信（有些类似于X86，但
8、是其总线速度很高）。更重要的是，Cavium针对网络类应用，特别在CPU上集成了一个硬件单元SSO，这个硬件单元负责将数据包分派到不同的核上处理，并保证同一个流之间的数据包的ORDER和处理原子性。,Cavium多核处理器产品类别,Cavium的OCTEON 系列产品，现在分为6种类型，也就是朝着6种不同的功能应用发展： NSP = Network Services Processor Includes: encryption, reg-ex acceleration, de/compression, networking, TCP acceleration, QoS（我司产品选用的类型） S
9、CP = Secure Communications Processor Includes: encryption, networking, TCP acceleration, QoS CP = Communications Processor: Includes networking, TCP acceleration and QoS SSP =Secure Storage Processor : Includes RAID, encryption,compression, networking, TCP acceleration and QoS SP = Storage Processor
10、 : Includes RAID, compression, networking, TCP acceleration and QoS EXP = Extreme Processor Includes: reg-ex acceleration, de/compression, networking, TCP acceleration, QoS,Cavium多核处理器举例分析,CTEON Plus CN58XX Multi-Core MIPS64最多可扩到16 core,共8个RGMII口扩展千兆，可以使用多芯片进行端口的扩展,Cavium多核处理器举例分析,OCTEON CN31XX Sing
11、le and Dual Core MIPS64（详见备注）,单芯片，扩展3个千兆端口,SSO处理模式,Cavium多核处理器SSO技术,类似于RMI的FMN(Fast Message Network)技术用来把处理器中的多个核，多个网络接口，DMA，安全引擎等进行调度起来。,交流提纲,防火墙处理器发展历程 多核处理器介绍 总结,多核处理器发展趋势,业务能力,处理性能,通用CPU 如：Intel、AMD,L7,L4,L3,ASIC 如：MOTO、BD,NP 如：Intel等,多核处理器 如：RMI、 Cavium等,在保证高性能处理的前提下，而且还能进行多业务的扩展。,多核处理器VS多核通用CP
12、U,每个核心都具有独立的逻辑结构，包括缓存、执行单元、指令级单元和总线接口等逻辑单元，通过高速总线、内存共享进行通信，并且是MIPS64的芯片和有基于网络处理的SSO，完全针对于网络通信优化芯片，保证性能（详见备注）。,多个核心都共用逻辑结构，处理芯片为通用CPU，不是专门针对于网络通信处理的！,多核处理器VS NP,每个核心都具有独立的逻辑结构，包括缓存、执行单元、指令级单元和总线接口等逻辑单元，通过高速总线、内存共享进行通信，并且是MIPS64的芯片和有基于网络处理的SSO，完全针对于网络通信优化芯片，保证性能（详见备注）。,多个微引擎都共用逻辑结构，Intel系列的IXP使用的ARM的嵌
13、入式CPU，在业务扩展性上无法与多核处理器媲美，,多核处理器VS ASIC,每个核心都具有独立的逻辑结构，包括缓存、执行单元、指令级单元和总线接口等逻辑单元，通过高速总线、内存共享进行通信，并且是MIPS64的芯片和有基于网络处理的SSO，完全针对于网络通信优化芯片，保证性能（详见备注）。,ASIC在通过升级对多业务的支持上难与多核处理器比较，当然现在市场出现基于通用CPU+ASIC架构的防火墙，虽然成熟业务能过通过ASIC很好的保证处理性能，但是在扩展上通用CPU也是无法和专门的嵌入式CPU比较，并且在总线带宽上也无法承载太多的内部处理数据传输（多核处理器内部是通过高速总线或者交叉矩阵式连接的）。,遗留的问题,为什么多核处理器厂家都是使用基于MIPS64的指令集？ 在多芯片组合扩展的时候，芯片之间是通过什么连接的？PCI总线还是Crossbar芯片连接?,谢谢!,
