《燕山大学eda课程设计数字跑表 (2)》由会员分享，可在线阅读，更多相关《燕山大学eda课程设计数字跑表 (2)（9页珍藏版）》请在金锄头文库上搜索。
1、一、设计题目及要求一、设计题目及要求 设计题目：数字跑表 要求：1 具有暂停，启动功能；2 具有重新开始功能；3 用六个数码管分别显示百分秒，秒和分钟。 二、设计过程及内容二、设计过程及内容 总体设计： 第一，对于要实现的暂停、启动和重新开始功能，需要有一个控制 模块完成相关控制。第二由题意可知需要一个分频模块，将实验箱提供 的频率转换为 100HZ 即数字跑表百分秒的频率。第三是计时模块，完成 跑表的百分秒、秒和分钟的计时功能。第四由于实验箱提供的数码显示 是扫描显示，这就需要一个选时模块。第五部分则是显示模块。 详细设计过程： 根据要求，将设计分成五个模块： 1、控制模块：使跑表具有启动、
2、暂停及重新开始的功能； 2、分频模块：将实验箱所提供的频率转换为设计题目所需要的 100HZ 的时钟脉冲； 3、计时模块：进行百分秒、秒、分的计时，并且将当前时间输出给 选时模块； 4、选时模块：从计时器得到当前时间输出给显示模块； 5、显示模块：通过数码管显示时间。总图如下总图如下：2仿真波形：仿真波形：第一个模块：控制模块第一个模块：控制模块 控制模块主要运用了两个 D 触发器，输入到触发器的时钟信号 CLK1 频率为 1.456kHz，对电路起到了防抖的功能。 START/STOP 为启动暂停按钮，当跑表为 START 状态时 CLK 端为 高电平，Q 为 1，时钟信号输出，当跑表为 S
3、TOP 状态时 CLK 端为低电 平，Q 为 0，时钟信号不输出，从而实现开始和暂停的功能。与门可控 制时钟信号是否被输出到下一级。 RESET 端为全局清零按钮，接到控制模块和计时模块的清零端，负 责将计数器清零。当 RESET 为低电平时，控制模块和总计数器模块清零，3跑表重新开始工作。 电路图如下：仿真波形：仿真波形：第二个模块：分频模块第二个模块：分频模块 为了将实验箱提供的 1465HZ 转换成实验需要的 100HZ，我将 74161 接成 15 进制计数器，实现分频的功能，转换为 100HZ 的近似时钟 信号。然后将输出的时钟接入到计时模块。 电路图如下：4仿真波形：仿真波形：第三
4、个模块：计时模块第三个模块：计时模块 计时模块由一个 100 进制计数器和两个 60 进制计数器构成，从而实 现百分秒向秒、秒向分的计数功能需求。100 进制计数器和 60 进制计数 器均采用两个 74160，100 进制采用并行进位方式，60 进制采用整体置 数方式。从 100 进制计数器和 60 进制计数器这三个输出端分别接出八个 端口（百分秒、秒、分的个位及十位分别由四个二进制代码表示） ，将当 前时间代码输送给选时模块，以实现时间的选择和显示。(百分秒个位： H0A,H0B,H0C,H0D;百分秒十位：H1A,H1B,H1C,H1D；秒个位： S0A,S0B,S0C,S0D;秒十位：S
5、1A,S1B,S1C,S1D;分个位： M0A,M0B,M0C,M0D;分十位：M1A,M1B,M1C,M1D.) 电路图如下：电路图如下：5仿真波形：仿真波形：100 进制计数器（进制计数器（count100）：）：6仿真波形：仿真波形：60 进制计数器（进制计数器（count60）：）：仿真波形：仿真波形：第四个模块：选时模块第四个模块：选时模块 选时模块由四个八选一数据选择器 74LS151 和一个地址选择器 74LS161 构成。 地址选择器 74LS161 接入一个 1465 HZ 的时钟信号，使能端和清零 端接高电平，使其循环工作，产生的一组循环地址码接入到四个八选一 数据选择器
6、74LS151 上，使其对地址相同的一组数据进行选择，产生四 个二进制数 CA,CB,CC,CD，即为数码管所要显示的数字的编码。同时， 地址选择器 74LS161 产生一组循环地址码 a、b、c，接到数码管的地址 端，使其循环显示数字。 第一个 74LS151 上的输入端为百分秒、秒、分个位及十位的四位二 进制的最低位（ H0A, H1A ,S0A,S1A, M0A, M1A）, 第二个 74LS151 上 的输入端为百分秒、秒、分个位及十位的四位二进制的次低位 （H0B,H1B ,S0B,S1B,M0B,M1B）, 第三个 74LS151 上的输入端为百分 秒、秒、分个位及十位的四位二进制
7、的第二位（H0C,H1C 7,S0C,S1C,M0C,M1C）, 第四个 74LS151 上的输入端为百分秒、秒、分个 位及十位的四位二进制的第一位（H0D,H1D ,S0D,S1D,M0D,M1D） ，通 过这四个八位二进制数比较器 74LS151 选出同一组数(百分秒个位： H0A,H0B,H0C,H0D;百分秒十位：H1A,H1B,H1C,H1D;秒个位: S0A,S0B,S0C,S0D;秒十位：S1A,S1B,S1C,S1D;分个位： M0A,M0B,M0C,M0D;分十位：M1A,M1B,M1C,M1D)作为输出 CA,CB,CC,CD，接到显示模块输入端。 电路图如下：电路图如下：
8、仿真波形：仿真波形：第五个模块：显示模块第五个模块：显示模块8显示模块采用 BCD七段显示译码器 7448 对实验板上数码管进行 驱动。由选时模块输出的显示数字编码 CA,CB,CC,CD 接至输入端 A,B,C,D，使输出端产生七位译码连接到实验箱公共数据输入端 ABCDEDG，从而显示出数据。 电路图如下：电路图如下：仿真波形：仿真波形：三、设计结论三、设计结论 两周的课程设计很快就结束了，虽然时间很短，但是收获颇丰。通 过这次课程设计，我学到了许多关于 EDA 的知识，学习到了很多 EDA 的实用功能，更重要的是锻炼了我的实践动手能力，使我深刻地认识到 仅仅学习课本上的知识是远远不够的，
9、要多思考，多实践，才能真正把 学到的知识用到实际中，而且我也深刻认识到通信专业在各个领域是多 么有用武之地，更加使我有了学习深造的动力。 在设计的过程中遇到诸多问题，一个接一个，总结下来还是软件没 有学深刻，出了问题也不知道如何排查，波形图一直找不到自己想看到 的，后来经过问同学和自己的总结才知道这个仿真的时间要足够长，才 能看到自己所需要的部分。让我知道做一件事之前的准备工作是多么重 要，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识 理解得不够深刻，掌握得不够牢固。遇到问题才去翻书查资料，这些都 是我以后要改进的地方。 这次的 EDA 课程设计给了我一次非常重要也非常难得的实践机会， 使我可以将平时课本上学习的理论知识应用于实际操作。设计过程多于 我这个专业知识还不牢固的很困难，先前两天看了课本学习了软件，每9个子模块和波形图出来的都比较顺利，但当做到总图的时候遇到了很多 困难，经过询问老师后也都解决了。实验箱的部分比较顺利，由于粗心 连错了线，频率也没选对，总之过程很艰难，但最终还是做出来了。最 后感谢老师给与我这次宝贵的实践机会！
