《数字电子技术基础第3章》由会员分享，可在线阅读，更多相关《数字电子技术基础第3章（66页珍藏版）》请在金锄头文库上搜索。
1、概 述,第 3章 组合逻辑电路,竞争冒险,中规模组合逻辑电路的应用,常用集成中规模组合逻辑电路,基于门电路的组合逻辑电路的分析和设计方法,本章小结,主要要求：,掌握组合逻辑电路和时序逻辑电路的概念。,了解组合逻辑电路的特点与描述方法。,3.1 概 述,一、组合逻辑电路的概念,指任何时刻的输出仅取决于该时刻输入信号的组合，而与电路原有的状态无关的电路。,数字电路根据逻辑功能特点的不同分为,指任何时刻的输出不仅取决于该时刻输入信号的组合，而且与电路原有的状态有关的电路。,二、组合逻辑电路的特点与描述方法,组合电路的描述方法主要有逻辑表达式、 真值表、卡诺图和逻辑图等。,主要要求：,理解组合逻辑电路
2、分析与设计的基本方法。,熟练掌握逻辑功能的逻辑表达式、真值表、 卡诺图和逻辑图表示法及其相互转换。,3.2 基于门电路组合逻辑电路的分析和设计,3.2.1基于门电路组合逻辑电路的分析,分析思路：,基本步骤：,根据给定逻辑电路，找出输出输入间的逻辑关系，从而确定电路的逻辑功能。,例 分析下图所示逻辑电路的功能。,解：,(1)写出输出逻辑函数式,Y,Y1,(3)分析逻辑功能,根据异或功能可列出真值表如右表；也可先求标准与或式，然后得真值表。后者是分析电路的常用方法，下面介绍之。,通过分析真值表特点来说明功能。,A、B、C 三个输入变量中，有奇数个 1时，输出为 1，否则输出为 0。因此，图示电路为
3、三位判奇电路，又称奇校验电路。,初学者一般从输入向输出逐级写出各个门的输出逻辑式。熟练后可从输出向输入直接推出整个电路的输出逻辑式。,由 Si 表达式可知，当输入有奇数个 1 时，Si = 1，否则 Si = 0。,例 分析下图电路的逻辑功能。,解：,(2)列真值表,(1)写出输出逻辑函数式,由 Ci-1 表达式可画出其卡诺图为：,可列出真值表为,(3)分析逻辑功能,将两个一位二进制数 Ai 、Bi 与低位来的进 位 Ci-1 相加，Si 为本位和，Ci 为向高位产生的 进位。这种功能的电路称为全加器。,3.2.2基于门电路的组合逻辑电路的设计,设计思路：,基本步骤：,分析给定逻辑要求，设计出
4、能实现该功能的组合逻辑电路。,分析设计要求并列出真值表求最简输出逻辑式画逻辑图 工艺设计。,首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的符号与逻辑取值(即规定它们何时取值 0 ，何时取值1) 。然后分析输出变量和输入变量间的逻辑关系，列出真值表。,根据真值表用代数法或卡诺图法求最简与或式，然后根据题中对门电路类型的要求，将最简与或式变换为与门类型对应的最简式。,下面通过例题学习 如何设计组合逻辑电路,(一)单输出组合逻辑电路设计举例,例 设计一个A、B、C三人表决电路。当表决某个提案时， 多数人同意，则提案通过，但A具有否决权。用与非门实现。,解：,(1)分析设计要求，列出真
5、值表,设 A、B、C 同意提案时取值为 1，不同意时取值为 0；Y 表示表决结果，提案通过则取值为 1，否则取值为 0。可得真值表如右。,(2)化简输出函数,Y=AC+AB,用与非门实现,，并求最简与非式,(3)根据输出逻辑式画逻辑图,例 设计一个监视交通信号灯工作状态的逻辑电路。,解：,(2) 求最简输出函数式,Ci = Ai Bi,(3) 画逻辑图,例 试设计半加器电路。,将两个 1 位二进制数相加，而不考虑低位进位的运算电路，称为半加器。,(1)分析设计要求，列真值表。,(二)多输出组合逻辑电路设计举例,半加器电路能用与非门实现吗？,用与非门实现的半加器电路为,理解编码的概念。,理解常用
6、编码器的类型、逻辑功能和使用方法。,3.3 常用集成中规模组合逻辑电路,3.3.1 编码器,编码器的概念与类型,编码,将具有特定含义的信息编成相应二进制代码的过程。,实现编码功能的电路,1.二进制编码器,3位二进制编码器有8个输入端，3个输出端，所以常称为8线3线编码器，其功能真值表见下表：（输入为高电平有效）,由真值表写出各输出的逻辑表达式为：,用门电路实现逻辑电路：,普通的编码器存在的问题：,每一时刻只有一个信息有效，当输入信息中出现不该出现的组合时，输出混乱。,优先编码器,允许同时输入两个以上编码信号。不过在设计编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对
7、其中优先权最高的一个进行编码。,为何要使用优先编码器？,2.优先编码器 (即 Priority Encoder),允许同时输入数个编码信号，并只对其中优先权最高的信号进行编码输出的电路。,普通编码器在任何时刻只允许一个输入端请求编码，否则输出发生混乱。,以8线3线优先编码器为例,图3.9 8线3线优先编码器74LS148的逻辑图,输入和输出均以低电平作为有效信号,得到表达式为：,为了扩展电路的功能和增加使用的灵活性，在74LS148的逻辑电路中附加了由门G1、G2和G3组成的控制电路。,(1) 为选通输入端，在 时，编码器才正常工作；而在 时，所有的输出均被封锁为高电平。,只有当所有的编码输入
8、端都是高电平（即没有编码输入），而且S=1时， 才是低电平。因此 表示“电路工作，但无编码输入”。,只要有任何一个编码输入端有低电平信号输入，且S=1， 即为低电平，因此 的低电平信号表示“电路工作，而且有编码输入”。,(2),(3),例3.4 试用两片74LS148 接成16线-4线编码器，将 16个低电平输入信号编为00001111 16个4位二进制代码。其中 的优先权最高， 的优先权最低。,图3.11 用两片74LS148接成的16线4线优先编码器,主要要求：,理解译码的概念。,掌握二进制译码器 74138 的逻辑功能和使用方法。,3.3.2 译码器,理解其他常用译码器的逻辑功能和使用方
9、法。,译码的概念与类型,译码是编码的逆过程。,将表示特定意义信息的二进制代码翻译出来。,实现译码功能的电路,0,1,1,1,1,1,1,1,1,1,1,1,0,1,1,1,1,1,1,0,1,1,1,1,0,1,1,1,1,1,1,0,1,1,1,1,0,1,1,1,1,0,0,1,1,1,1,1,0,1,1,1,1,1,0,1,1,1,1,1,0,1,1,0,1,0,1,1,1,1,1,1,0,1,1,0,0,1,1,1,1,1,1,1,0,0,0,0,Y7,Y6,Y5,Y4,Y3,Y2,Y1,Y0,A0,A1,A2,输 出,输 入,CT74LS138 真值表,(一) 3 线 8 线译码器,
10、1. 二进制译码器741383线8线译码器,图3.13 3线-8线译码器74138的逻辑图,允许译码器工作,禁止译码,0,0,输出逻辑函数式,二进制译码器能译出输入变量的全部取值组合，故又称变量译码器，也称全译码器。其输出端能提供输入变量的全部最小项。,2二-十进制译码器,3显示译码器,图3.16 数字显示电路组成框图,(1)显示器,图3.17 发光二极管驱动电路,(2)7448七段显示译码器,附加控制电路用于扩展电路功能。,灯测试输入 ：,灭零输入 ：,灭灯输入/灭零输出 ：,当 时，驱动数码管的七段同时点亮，以检查该数码管各段能否正常发光。平时应置为高电平。,目的：为了能把不希望显示的零熄
11、灭。,使 可使本来应该显示的0熄灭。,这是一个双功能的输入/输出端，作为输入时，称灭灯输入控制端。只要 ，数码管熄灭；作为输出端使用时，称灭零输出端，只有当A3=A2=A1=A0=0，而且有灭零输入信号 （ ）时， 才会给出低电平。因此， 表示译码器已将本来应该显示的零熄灭了。,主要要求：,理解数据选择器的作用。,理解常用数据选择器的逻辑功能及其使用。,3.3.3 数据选择器,数据选择器: 根据地址码的要求，从多路输入信号中选择其中一路输出的电路.,又称多路选择器(Multiplexer，简称MUX)或多路开关。,多路输入,一路输出,地址码输入,Y=D1,D1,常用 2 选 1、4 选 1、8
12、 选 1和 16 选 1 等数据选择器。,数据选择器的输入信号个数 N 与地址码个数 n 的关系为 N = 2n,多到一的数字开关,图3.23 双4选1数据选择器74153的逻辑图,返回,双4选1数据选择器74153,地址端共用； 数据输入和输出端各自独立； 片选信号独立。,例3.5 试分析图3.26所示电路的逻辑功能。,28选1数据选择器74151,因为若A2A1A0=000，则,因为若A2A1A0=010，则,Y=D0,Y=D2,74151 输出函数表达式,= m0D0+ m1D1+m2D2+ m3D3+ m4D4+m5D5+ m6D6+ m7D7,3.3.4数值比较器,Digital C
13、omparator，又称数字比较器。用于比较两个数的大小。,1. 1 位数值比较器,2. 多位数值比较器,可利用 1 位数值比较器构成,比较原理：从最高位开始逐步向低位进行比较。,例如 比较 A = A3A2A1A0 和 B = B3B2B1B0 的大小：,若 A3 B3，则 A B；若 A3 B3，则 A B2，则 A B；若 A2 B2，则 A B；若 A2 = B2，则再去比较更低位。,依次类推，直至最低位比较结束。,表3.12 4位数值比较器7485的真值表,主要要求：,理解加法器的逻辑功能及应用。,3.3.5 加法器,1. 加法器基本单元,2.多位加法器,实现多位加法运算的电路,其低
14、位进位输出端依次连至相邻高位的进位输入端，最低位进位输入端接地。因此，高位数的相加必须等到低位运算完成后才能进行，这种进位方式称为串行进位。运算速度较慢。,其进位数直接由加数、被加数和最低位进位数形成。各位运算并行进行。运算速度快。,串行进位加法器举例,3超前进位集成4位加法器74283,图3.34 74283的逻辑符号,3.4 中规模组合逻辑电路的应用,3.4.1 译码器的应用1用译码器实现组合逻辑函数例3.7 利用74138实现一个多输出的组合逻辑电路。输出的逻辑函数式为:解: 首先将给定的逻辑函数式化为最小项之和的形式，得,只需在74138的输出端附加2个与非门，即可以得到Z1和Z2的逻
15、辑电路。电路的接法如图3.36所示。另外，该电路还可以用与门实现，如图3.37所示。,图3.36 用与非门实现例3.7图,图3.37 用与门实现例3.7图,2用译码器构成数据分配器,图3.39 数据分配器的功能示意图,图3.40 用74138构成的数据分配器电路图,3.4.2 数据选择器的应用,例3.10 试用8选1数据选择器74151实现3变量逻辑函数：Y = AB + AC + BC解:将要实现的函数转换为最小项的形式，这三个变量要与74151的3个地址端对应，整理后的式子为:,例3.11 试用8选1数据选择器74151实现4变量组合逻辑函数：,图3.44 例3.10图,例3.12 试用1片74153来设计一个1位全减器的逻辑电路。,3.4.3 全加器的应用,例3.13 图3.47中74283为4位全加器，输入3位二进制数ABC，输出D4D0，试分析其逻辑功能。,解 根据图3.47列出其真值表，如表3.19所示。,从表3.19中可以看出，输出是输入值的3倍，所以这是一个乘3电路。,
