《集成锁相环应用实验》由会员分享，可在线阅读，更多相关《集成锁相环应用实验（49页珍藏版）》请在金锄头文库上搜索。
1、实验六.集成锁相环应用实验,锁相环是一个相位误差控制系统，它比较输入信 号和压控振荡器输出的信号之间的相位差，从而 产生误差控制电压来调整压控振荡器的频率，以 达到与输入信号同频，而保持一个稳定相位差。 PLL具有以下特点： 锁定时无剩余频差。 良好的窄带滤波特性。 良好的跟踪特性。 易于集成化。 锁相环使用时可根据不同用途，设计其工作锁定 状态或跟踪状态。,试验任务与要求,实验目的 了解锁相环路的工作原理，电路组成及性能特点； 掌握锁相环路及其部件性能指标的测试方法； 掌握集成锁相环的基本应用。,实验仪器,高频信号发生器 QF1055A 一台; 超高频毫伏表 DA22A 一台; 频率特性测试
2、仪 BT3C 一台; 直流稳压电源 HY17112 一台; 数字示波器 TDS210 一台.,实验任务与要求,1.实验电路介绍 用CD4046构成的10倍频电路，见图1。CD4046为锁相环，74LS90及外围电路组成十分频电路。来自CD4046的4脚压控振荡器输出信号经T210十分频从11脚反馈至鉴相器的引出端3脚，反馈信号与鉴相器的14脚输入信号(标准参考信号)作比较，在环路的同步范围内(锁定状态)，实现倍频作用，即4脚频率是14脚频率的10倍(3脚频率与14脚频率相等)。,实验说明及思路提示,锁相环的组成原理 锁相环（PLL）基本组成框图如图6所示。,AGC自动增益控制,AFC自动频率控
3、制,APC自动相位控制,锁定时无剩余频差,良好的窄带滤波特性,图16.频率合成原理图如下：,图7. CD4046原理图如下：,图1.用CD4046构成的十分频电路,2.基本命题 VCO特性的测量 测试电路见图2，测VCO的foUc关系，UC从0V5V变化，间隔1V，对应测量VCO的输出频率，列表记录并绘成曲线。 a：R210K的情况。 电源电压为5V，控制电压用另外一路电源产生，用频率计测出相应的频率即可。 b：若此时给控制端输入50KHz的方波，观测输出波形。,图2. foVC测试线路图如下：,测量CD4046锁相环的同步带 测量电路如图1，去掉分频电路，CD4046的3.4脚短接。 VCO
4、的上、下限频率测量。 a.把9脚接地，用示波器观察4脚波形，并用频率计测出VCO下限频率。 b.把9脚接+5V电源，用示波器观察波形，并测出VCO上限频率。 Ui输入正弦信号，其频率fi=100KHz，Vip.p3p-p，用示波器观察4脚波形，并记录其频率。 测量环路的同步带,用频率计观察VCO的输出频率f0，调节输入信号频率fi，当f0跟着增加，直至增加到f0不变，测出刚好f0不变时的fi1。然后fi减小，使环路锁定。在继续减小fi，则f0也跟着减小，直至f0不跟随fi变化测出刚好失锁时的fi2，则环路的同步带fH为： fH=(fi2-fi1)/2,用CD4046锁相环构成10倍频电路 测量
5、电路见图1，加上分频器（10分频）。 调整参考信号频率，使其环路处于锁定状态 测量参考信号频率fA、VCO的振荡频率fc，分频器输出fB，观察三点的波形并记录。 测量10倍频时的同步带，与锁相环路的同步 带作比较。 测出5分钟内，环路锁定时的VCO频率稳定度，并与参考信号作比较。,图3.CD4046鉴频电路图如下：,3.扩展命题 若选用NE562（国产型号L562）器件作实验，可作以下实验内容（实验电路如图4）。 该电路利用L562完成鉴频，环路设计时，使环路处于调制跟踪状态，压控振荡器的振荡频率跟踪输入信号频率而变化，由环路滤波器输出端取出调制信号。由于要求环路工作在调制跟踪状态，因此必须设
6、计环路滤波器的带宽，以保证调制信号成分通过。此实验电路在9端经15K电阻接地后取出调制信号，技术指标是： 调频信号中心频率 fo10MHz 调制频率 F3004000Hz 峰值调制指数 mf4,输入的单边相加噪声谱密度：Wi4nW/Hz 提示：在解调电路中，根据调频信号的中心频 率fo计算定时电容CT，根据调频信号的最大频 偏计算环路参数。 调整VCO的振荡频率f0=10MHz。 观察锁相环路的工作过程，将输入信号fi调在5MHz左右，使锁相环处于锁定和失锁状态，用示波器9端观察波形的变化。 测量锁相环路的同步带fH。 测量锁相环路的扑捉带fP。 输入调频波，用示波器观察解调输出。,图4.调频
7、信号解调电路图如下：,用L562锁相环构成十倍频电路 实验电路如图5，实验内容参考基本命题所述。 如何判断环路处于锁定状态？你能想出一个简便的指示锁定的方法吗？ 自行设计一个频率合成器 技术指标要求： 频率范围： 10KHz99KHz 频率稳定度：f/f0 10.5 输出幅度： Vp.p3V 器材清单：CD4046、74LS00、74LS90、74LS161、 晶体1MHz。,图5.锁相倍频电路如下图：,实验报告要求,整理实验数据，做出必要的曲线。 对实验结果进行讨论。,鉴相器：是相位比较器。它把输入信号Ui(t)和压控振荡器的输出信号Uo(t)进行比较，产生误差电压Ud(t)。鉴相器完成相位
8、差.电压变换的作用，其输出误差电压是瞬时相位差的函数. 环路滤波器：环路滤波器的作用是滤除误差电压Ud(t)中的高频成分和噪声，以保证所要求的性能、增加系统的稳定性。环路滤波器的特性为： 压控振荡器：压控振荡器受控制电压Uc(t)的控制，使压控振荡器的频率向输入信号的频率靠拢，也就是使差拍频率越来越小，直至清除频差而锁定。压控振荡器的特性为： 或,根据环路的三个基本部件的特性可得到环路的 基本方程为： 常用单片集成锁相环介绍 1.COMS低频数字锁相环的介绍 COMS、CD4046锁相环是低频通用单片数字锁相 环，最高工作频率为1MHz左右，电源电压为5 15MHz。当f10KHz时，功耗约0
9、.159mW。 CD4046电路在FM调制解调、频率合成、数据同 步、FSK调制及电机速度控制方面获得了广泛 的应用。,CD4046的工作原理及组成 图7是CD4046的原理图。集成单片由两个鉴 相器(PDI和PDII）、压控振荡器、源极跟随器 和一个5V左右的齐纳二极管等几部分组成。 PDI为异或门鉴相器，PDII为数字鉴频鉴相器， 它们有公共的信号输入端14端和反馈输入端3 端。环路滤波器接在2端或13端，9端是VCO 的控制端，定时电容CT接在6、7端。接在11、 12端的电阻R1、R2同样可以起到改变振荡频率 的作用。12脚外接电阻R2，它用作确定控制 电压为0时的最低振荡频率f0ma
10、x；5脚为VCO的,禁止端1NH，当1NH“1”时，VCO停止振荡， 当1NH“0”时，VCO振荡；4脚为VCO的输出， 15脚内接齐纳二极管可提供与TTL兼容的电源。 锁相环4046外部元件的选择 由原理图可知，VCO的特性由外接元件R1、R 和C确定。两个比较器可接不同的输入状态选 择使用。图8(a).(b).(c)为CD4046中 VCO在不同 外部 参数下的特性曲线，这些曲线可与图9的 表配合使用，可用作应用时的设计依据。,图8.VCO在不同外部参数下的特性曲线如下：,图9.PC和VCO外部特性表,续表,2.模拟集成锁相环模拟 集成锁相环电路典型的有高频NE560、NE561、NE56
11、2（L562）、NE564(L564)及超高频PC1477C等。其中NE564最高工作频率可达50MHz，广泛应用于FM调制解调、载波提取数据同步、倍频、移频等。这里仅以L562为例作简要说明。 L562的组成框图见图10，其引脚功能列于图11所给的表中。,图10.L562方框图如下：,图11.L562管脚功能图如下：,鉴相器：采用双平衡模拟乘法器，压控振荡器以 3、4端输出的方波电压，经外电路接通，加在2、 15端上。输入信号电压ui(t)加到11、12端上（可 双端输入，也可单端输入，单端输入时一端必须 经过电容接地），产生的差电压从13、14端输出。 PD的鉴相特性为： 式中: Io为恒
12、流源的电流 RL为鉴相器负载电阻 Ui为输入信号振幅 环路滤波器：根据环路用途的不同，可以从13、 14端接入各种形式的滤波器，若环路用于对调 频信号的解调，则可分别在13和14端到地串接 R1C1网络。构成无源比例积分滤波器。常用滤 波器如图12所示，图下面是它们的传递函数。,图12.LF的结构形式图如下：,式中R为13和14端之间的内阻，取值为12K。 若VCO工作频率在5MHz以下，一般用a、b两 种型式；当工作频率高于5MHz时，可用c、d两 种型式。 压控振荡器： VCO电路采用的是射极定时多谐振荡器，产生的方波经过射随器由3、4端输出，定时电容CT接在5、6端之间。振荡器的固有振荡
13、频率可由下式计算： 式中CT为外接电容，单位为PF VCO微调频率的方法： a.在CT两端并接一个微调电容，改变其容量即,可调整fo，但因其变化范围小，只适用于工作 频率高的调整。 b.在CT两端并联上电阻R和电源电压EA组成微 调电路，连接方法如图13所示。,图13.微调fo电路图如下：,锁相环应用 1. 利用锁相环实现鉴频： 对调频信号的解调，可采用普通鉴频器和锁相 鉴频器。若用锁相鉴频器，可得到一些鉴频门限上的改善，因此它很适用于对微弱调频信号的解调。两种鉴频器性能比较见图14，鉴频原理框图见图15。,图14.鉴频性能比较图如下：,图15.锁相环鉴频原理框图如下：,2.利用锁相环路实现频
14、率合成： PLL最重要的应用就是频率合成。所谓频率合成是指用任一指定的基准频率（例如用晶体振荡产生的高频稳定频率基准）经过一些功能电路的作用，产生一系列我们所需要的稳定度与基准频率相当的其它频率信号。 利用锁相环实现频率合成的原理框图如图16所示.由图可知，环路锁定后，有frf0。 而fr=fs/M，f0=f0/N ，故有f0=(N/M) fs 。 式中M若固定，N程控可变，改变N就可得到不同的输出频率，当N也固定时，则电路就实现了倍频。锁相环的锁相环的应用很多，配合试验测试，以上仅介绍了其中两种典型应用。另,外现在的频率合成也有专用的集成芯片，例如 MC145106、MC145152等，这些
15、读者可查询相关资料。 锁相环路的测试 PLL的测量：锁相环路的测量包括部件和环路整体的测量。由于组成环路部件电路不同，测量方法也就不同。下面以L562为例，简述测量方法。 1.环路部件的测量 对于具有正弦鉴相特性的鉴相器，其鉴相灵 敏度测量框图如图17所示。,图17.鉴相灵敏度测量框图如下：,将输入信号fi调在fof，f一般小于鉴相 器自身低通滤波器的截止频率，这样两个信号的相位差t，鉴相器输出电压Ud(t)近似正弦波，示波器y轴代表Ud,X轴代表时间，即代表相位差e，测出Ud(t)的振幅值，则鉴相灵敏度Kd=Udm。 VCO控制特性的测量 VCO是一个振荡频率受控制电压控制的振荡器， 所以用
16、改变控制电压的方法，测出不同控制电 压时相应的频率，描绘成曲线，可得到控制特 性。由于L562的VCO控制端无引出脚，不便直 测，可加一个移相器来间接测量，如18所示。,图18.压控特性测量框图如下：,信号源输出一路直接加到鉴相器，它的输出又经移相器送到鉴相器的另一输入端，改变移相器的相位，测出环路滤波器输出电压Uc，再测出对应点的频率，描绘成foUc曲线，即为VCO的控制特性。 2. 环路性能测量即环路同步频带fH和捕捉频带 fp的测量。 同步带是指环路有能力维持锁定的最大起始频差，捕捉带是指环路始于失锁状态，最终有能力自行锁定的最大起始频差，所以关键的问题是怎样判断PLL失锁或锁定，有效的方法是用双踪示波器分别观察鉴相器的两个输入信号。,当锁定时，两个鉴相信号频率严格相等，示波器上有两个清晰稳定的波形；若失锁，则有频差，不可能看到清晰稳定的波形。 同步带的测量 按图19连线，调节信号源使环路处于良好的锁 定状态，在示波器上可以看到清晰稳定的Ui和 U0波形。然后，向下缓慢调节fi，直到刚好出 现失锁，记下此时频率f2。然后向上调fi重新 锁定，再增加fi，又失锁，记为f1。则同步带 为fH=(f1-f2)/2 捕捉带的测量,
