《数字电路时钟触发器结构形式及触方式》由会员分享，可在线阅读，更多相关《数字电路时钟触发器结构形式及触方式（8页珍藏版）》请在金锄头文库上搜索。
6.3时钟触发器的结构形式及触发方式,一、同步触发器 1.同步触发器的触发方式CP=1 接收CP=0 保持 2.同步触发器的缺点空翻 空翻：如果在一个时钟脉冲的作用下，触发器发生了两次或两次以上的翻转。这就叫做空翻。 空翻意味着失控，是应当避免的。,二、维持阻塞触发器,1.在时钟脉冲的上升沿到来时触发。 2.克服了空翻。,三、边沿触发器,1.在时钟脉冲的下降沿到来时触发。 2.克服了空翻。,四、主从触发器（结构看书）,1. CP=1时主触发器接收。CP下降沿时从触发器向主触发器靠拢。 2. 克服了空翻。,五、时钟触发器的直接置位和直接复位(结构看书),六、触发器的逻辑符号,同步触发器：,维阻触发器：上升沿,边沿触发器：下降沿,主从触发器：下降沿,(主从触发器),触发器的扩展端是与的关系,触发器的功能转换： JK D JK T JK T T T T=1,作业：,P230 14，15，16，18 第四版：P149 9, 11, 12, 13自考：P150 7，11，13,
