《半导体制造技术11-淀积.》由会员分享，可在线阅读，更多相关《半导体制造技术11-淀积.（89页珍藏版）》请在金锄头文库上搜索。
1、半导体制造技术,第十一章 淀积,本章概要,概述 化学气相淀积 介质及其性能 外延,11.1 概述,引言,薄膜淀积是芯片加工过程中一个至关重要的工艺步骤，通过淀积工艺可以在硅片上生长各种导电薄膜层和绝缘薄膜层。各种不同类型的薄膜淀积到硅片上，在某些情况下，这些薄膜成为器件结构中的一个完整部分，另外一些薄膜则充当了工艺过程中的牺牲品，并且在后续的工艺中被去掉。本章将讨论薄膜淀积的原理、过程和所需的设备，重点讨论SiO2和Si3N4等绝缘材料薄膜以及多晶硅的淀积。,11.1 概述,引言,MSI时代cmos工艺的各层薄膜,11.1 概述,引言,从MSI到LSI时代，芯片的设计和加工相对较为直接，上图给
2、出了制作一个早期nMOS所需的淀积层。图中器件的特征尺寸远大于1m。如图所示，由于各层材料高度和形状的变化，硅片上各层并不平坦，这将成为VLSI时代所需的多层金属高密度芯片制造的限制因素。随着特征尺寸越来越小，在当今的高级微芯片加工过程中，需要6层甚至更多的金属来做连接，各金属之间的绝缘就显得非常重要，所以，在芯片制造过程中，淀积可靠的薄膜材料至关重要。薄膜制备是硅片加工中的一个重要工艺步骤。,11.1 概述,多层金属剖面图,11.1 概述,芯片中的金属层,11.1 概述,薄膜淀积,半导体器件工艺中的“薄膜”是一种固态薄膜，薄膜淀积是指任何在硅片衬底上物理淀积一层膜的工艺，属于薄膜制造的一种工
3、艺，所淀积的薄膜可以是导体、绝缘材料或者半导体材料。比如二氧化硅（SiO2）、氮化硅（Si3N4）、多晶硅以及金属（Cu、W）.,11.1 概述,固态薄膜,11.1 概述,薄膜特性,好的台阶覆盖能力 填充高的深宽比间隙的能力 好的厚度均匀性 高纯度和高密度 受控制的化学剂量 高度的结构完整性和低的膜应力 好的电学特性 对衬底材料或下层膜好的黏附性,11.1 概述,膜对台阶的覆盖,我们期望膜在硅片表面上厚度一致，但由于硅片表面台阶的存在，如果淀积的膜在台阶上过度的变薄，就容易导致高的膜应力、电短路或在器件中产生不希望的诱生电荷。应力还可能导致衬底发生凸起或凹陷的变形。,11.1 概述,高的深宽比
4、间隙,可以用深宽比来描述一个小间隙（如槽或孔），深宽比定义为间隙的深度和宽度的比值(见下图),11.1 概述,高的深宽比间隙,Photograph courtesy of Integrated Circuit Engineering,11.1 概述,薄膜生长的步骤,11.1 概述,膜淀积技术,11.2 化学汽相淀积,概念,化学气相淀积（CVD）是通过混合气体的化学反应在硅片表面淀积一层固体薄膜的工艺。硅片表面及其邻近的区域被加热来向反应系统提供附加的能量。基本方面包括： 1. 产生化学变化，这可以通过化学反应或热分解； 2. 膜中所有的材料物质都源于外部的源； 3. 化学气相淀积工艺中的反应物
5、必须以气相形式参加反应。,CVD设备,11.2 化学汽相淀积,CVD技术特点：,11.2 化学汽相淀积,具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点 CVD方法几乎可以淀积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的SiO2、多晶硅、非晶硅、氮化硅、金属(钨、钼)等,CVD化学过程,化学气相淀积过程有5种基本的化学反应： 1.高温分解： 通常在无氧的条件下，通过加热化合 物分解（化学键断裂）； 2. 光分解： 利用辐射使化合物的化学键断裂分解； 3.还原反应： 反应物分子和氢发生的反应； 4. 氧化反应： 反应物原子或分子和氧发
6、生的反应； 5.氧化还原反应： 反应3与4地组合，反应后形成两 种新的化合物。,11.2 化学汽相淀积,CVD化学过程,11.2 化学汽相淀积,CVD反应步骤,基本的化学气相淀积反应包含8个主要步骤，以解释反应的机制。 1）气体传输至淀积区域； 2）膜先驱物（组成膜最初的原子和分子）的形成； 3）膜先驱物被输运到硅片表面； 4）膜先驱物粘附在硅片表面； 5）膜先驱物向膜生长区域的表面扩散； 6）表面化学反应导致淀积膜和副产物的生成； 7）吸附（移除）表面反应的副产物； 8）副产物从淀积区域随气流流动到反应腔出口并被排出。,11.2 化学汽相淀积,CVD传输和反应步骤图,11.2 化学汽相淀积,
7、硅气相外延实例,11.2 化学汽相淀积,在化学气相淀积中，气体先驱物传输到硅片表面进行吸附作用和反应。例如，下面的三个反应。反应1）显示硅烷首先分解成SiH2先驱物。 SiH2先驱物再和硅烷反应形成Si2H6。在中间CVD反应中，SiH2随着Si2H6被吸附在硅片表面。然后Si2H6分解形成最终需要的固态硅膜。 SiH4(气态) SiH2(气态)+ H2(气态)（高温分解） SiH4(气态) + SiH2(气态) Si2H6(气态) （反应半成品形成）Si2H6(气态) 2Si (固态) + 3H2(气态) （最终产品形成）,速度限制阶段,11.2 化学汽相淀积,在实际大批量生产中，CVD反应
8、的时间长短很重要。温度升高会促使表面反应速度增加。基于CVD反应的有序性，最慢的反应阶段会成为整个工艺的瓶颈。换言之，反应速度最慢的阶段将决定整个淀积过程的速度。CVD的反应速度取决于质量传输和表面反应两个因素。在质量传输阶段淀积工艺对温度不敏感，这意味着无论温度如何，传输到硅片表面加速反应的反应气体的量都不足。在此情况下，CVD工艺通常是受质量传输所限制的。,在更低的反应温度和压力下，由于只有更少的能量来驱动表面反应，表面反应速度会降低。最终反应物达到硅片表面的速度将超过表面化学反应的速度。在这种情况下。淀积速度是受化学反应速度限制的，此时淀积受表面反应速度限制。,速度限制阶段,11.2 化
9、学汽相淀积,CVD气流动力学,CVD气流动力学对淀积出均匀的膜很重要。所谓气体流动，指的是反应气体输送到硅片表面的反应区域的过程（见下图）。CVD气体流动的主要因素包括，反应气体从主气流中到硅片表面的输送以及在表面的化学反应速度。,11.2 化学汽相淀积,硅片表面的气流,11.2 化学汽相淀积,CVD反应中的压力,如果CVD发生在低压下，反应气体通过边界层达到表面的扩散作用会显著增加。这会增加反应物到衬底的输运。在CVD反应中低压的作用就是使反应物更快地到达衬底表面。在这种情况下，速度限制将主要由表面反应速度限制决定，即在较低压下CVD工艺是由反应速度限制的。,11.2 化学汽相淀积,CVD过
10、程中的掺杂,11.2 化学汽相淀积,CVD过程中的掺杂,11.2 化学汽相淀积,应用高密度等离子体CVD可以在600650的温度下淀积PSG，由于它的淀积温度、相对平坦的表面、好的间隙填充能力，近来也常采用PSG作为第一层层间介质（ILD-1）。在SiO2中引入P2O5可以减小膜应力，进而改进膜的完整性。掺杂会增加玻璃的抗吸水性。PSG层还可以有效地固定离子杂质。离子会吸附到磷原子上，因而不能通过PSG层扩散达到硅片表面。,CVD淀积系统,11.2 化学汽相淀积,CVD淀积系统,常压 CVD（ APCVD ） 低压 CVD（ LPCVD） 等离子体辅助 CVD 等离子体增强 CVD（ PECV
11、D ） 高密度等离子体 CVD （HDPCVD）,11.2 化学汽相淀积,根据反应腔中的压力，CVD反应可分为以下几类：,减压CVD,CVD反应器类型,11.2 化学汽相淀积,各种反应器类型及特点,11.2 化学汽相淀积,连续加工的APCVD反应炉,11.2 化学汽相淀积,APCVD TEOS-O3改善后的台阶覆盖,11.2 化学汽相淀积,用TEOS-O3淀积SiO2,TEOS是正硅酸乙脂。分子式为Si(C2H5O4)，是一种液体。臭氧（O3）包含三个氧原子，比氧气有更强的反应活性，因此，这步工艺可以不用等离子体，在低温下（如400）进行，因为不需要等离子体，O3就能使TEOS分解，因此反应可
12、以在常压（APCVD,760托）或者亚常压(SACVD，600托)下。淀积的二氧化硅薄膜改善了台阶覆盖轮廓，均匀性好，具有作为绝缘介质优异的电学特性。优点:对于高的深宽比槽有良好的覆盖填充能力。缺点:SiO2膜多孔，因而通常需要回流来去掉潮气并增加膜密度。,11.2 化学汽相淀积,PSG回流后平坦化的表面,11.2 化学汽相淀积,LPCVD,与APCVD相比，LPCVD系统有更低的成本、更高的产量及更好的膜性能，因此应用更为广泛。为了获得低压，必须在中等真空度下（约0.15托），反应温度一般在300900，常规的氧化炉设备就可以应用。LPCVD的反应室通常是反应速度限制的。在这种低压条件下，反
13、应气体的质量传输不再限制反应的速度。不同于APCVD的是，LPCVD反应中的边界层由于低压的缘故，距离硅片表面更远（见下图）。边界层的分子密度低，使得进入的气体分子很容易通过这一层扩散，使硅片表面接触足够的反应气体分子。一般来说，LPCVD具有优良的台阶覆盖能力。,11.2 化学汽相淀积,硅片表面的边界层,11.2 化学汽相淀积,LPCVD反应室,11.2 化学汽相淀积,用TEOS LPCVD淀积氧化硅,11.2 化学汽相淀积,氮化硅淀积,11.2 化学汽相淀积,氮化硅淀积,11.2 化学汽相淀积,多晶硅的性质,11.2 化学汽相淀积,1. 通过掺杂可得到特定的电阻； 2. 和二氧化硅优良的界
14、面特性； 3. 和后续高温工艺的兼容性； 4. 比金属电极（如AI）更高的可靠性； 5. 在陡峭的结构上淀积的均匀性； 6. 实现栅的自对准工艺。,多晶硅的制备,11.2 化学汽相淀积,多晶硅的制备,等离子体辅助CVD,CVD 过程中使用等离子体的好处 1. 更低的工艺温度 (250 450)； 2. 对高的深宽比间隙有好的填充能力 (用高密度等离子体)； 3. 淀积的膜对硅片有优良的粘附能力； 4. 高的淀积速率； 5. 少的针孔和空洞，因而有高的膜密度； 6. 工艺温度低，因而应用范围广。,11.2 化学汽相淀积,等离子体辅助CVD 中膜的形成,11.2 化学汽相淀积,PECVD的一般流程
15、,11.2 化学汽相淀积,不同CVD形成氮化硅的性质,11.2 化学汽相淀积,高密度等离子体淀积腔,11.2 化学汽相淀积,淀积-刻蚀-淀积工艺,11.2 化学汽相淀积,HDPCVD工艺的步骤,1. 离子诱导淀积：指离子被托出等离子体并淀积形成间隙填充的现象； 2. 溅射刻蚀：具有一定能量的Ar和因为硅片偏置被吸引到薄膜的反应离子轰击表面并刻蚀原子； 3. 再次淀积：原子从间隙的底部被剥离，通常会再次淀积到侧壁上； 4. 热中性 CVD：这对热能驱动的一些淀积反应有很小的贡献； 5. 反射：离子反射出侧壁，然后淀积，是另一种贡献。,11.2 化学汽相淀积,在涡轮泵出口放置硅片的 HDPCVD,
16、11.2 化学汽相淀积,介质间隙填充过程,11.2 化学汽相淀积,CVD质量测量,11.2 化学汽相淀积,ILD中钥匙孔的效果,介质参数和作用,11.3 介质及其性能,介电常数 低k值介电常数 高k值介电常数 器件隔离 局部氧化（LOCOS） 浅槽隔离（STI）,在不同的薄膜层中应用的介质材料会直接影响到芯片的性能。介质的两个重要方面是介电常数和器件隔离。,ULSI 互连中可能的低K值ILD材料,11.3 介质及其性能,芯片性能,芯片性能的一项指标是信号的传输速度。芯片的不断缩小导致互联线宽度减小，使得传输信号导线电阻（R）增大。而且，导线间距的缩小产生了更多的寄生电容（C）。最终增加了RC信号延迟（RC信号延迟降低芯片速度，减弱芯片性能）。这是在亚0.25m中凸现的问题，通常称为互连延迟 （如下图所示）。从本质上讲，减小互连尺寸带来的寄生电阻和电容效应而导致更大的信号延迟。这与晶体管的发展正好相反，对晶体管而言，随着栅长变小，延迟变小，晶体管的速度增加。线电容C正比于绝缘介质的k值，低k值的绝缘介质可以减小芯片总的互连电容，减小RC信号延迟，提高芯片性能。,
